[發(fā)明專利]半導(dǎo)體裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 201710702735.2
• 申請(qǐng)日: 2017-08-16
• 公開(kāi)（公告）號(hào): CN109103254A
• 公開(kāi)（公告）日: 2018-12-28
• 發(fā)明（設(shè)計(jì)）人: 鄧桔程;廖家陽(yáng);陳臆仁
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/423;H01L21/336
• 代理公司: 隆天知識(shí)產(chǎn)權(quán)代理有限公司 72003
• 代理人: 李昕巍;章侃銥

公開(kāi)半導(dǎo)體裝置，半導(dǎo)體裝置包含通道區(qū)沿一方向延伸，且具有U形剖面，柵極介電層環(huán)繞通道區(qū)，以及柵極電極環(huán)繞柵極介電層和通道區(qū)的個(gè)別的中央部分。

技術(shù)領(lǐng)域

本公開(kāi)實(shí)施例涉及半導(dǎo)體技術(shù)，且特別涉及具有環(huán)繞式柵極場(chǎng)效晶體管(gate-all-around field-effect-transistor，GAA FET)的半導(dǎo)體裝置。

背景技術(shù)

半導(dǎo)體集成電路工業(yè)在過(guò)去數(shù)十年已經(jīng)歷了快速成長(zhǎng)。半導(dǎo)體材料和設(shè)計(jì)的技術(shù)進(jìn)步已產(chǎn)生更小且更復(fù)雜的電路。隨著與加工與制造的相關(guān)技術(shù)也經(jīng)歷技術(shù)上的進(jìn)步，已可能實(shí)現(xiàn)半導(dǎo)體材料和設(shè)計(jì)進(jìn)步。在半導(dǎo)體的發(fā)展史中，功能密度(即每一晶片區(qū)內(nèi)互連裝置的數(shù)目)增加，同時(shí)幾何尺寸(即制造過(guò)程所產(chǎn)生的最小的組件(或線路))縮小。雖然材料和制造方面有進(jìn)展，為了進(jìn)一步降低幾何尺寸，傳統(tǒng)的平面金屬氧化物半導(dǎo)體場(chǎng)效晶體管(metal oxide semiconductor field-effect-transistor，MOSFET)裝置遇到了挑戰(zhàn)。因此，以非平面為主或包含非平面組件的各種裝置引起注意，例如鰭式場(chǎng)效晶體管(finfield-effect-transistor，F(xiàn)inFET)裝置等。

雖然鰭式場(chǎng)效晶體管裝置已表現(xiàn)出體面的操作性能，但是隨著半導(dǎo)體的發(fā)展，期望進(jìn)一步改善鰭式場(chǎng)效晶體管裝置的效能。舉例來(lái)說(shuō)，已提出一般具有圍繞或環(huán)繞相應(yīng)通道區(qū)的柵極部件(feature)的環(huán)繞式柵極場(chǎng)效晶體管(GAA FET)。當(dāng)與鰭式場(chǎng)效晶體管裝置比較時(shí)，環(huán)繞式柵極場(chǎng)效晶體管可更進(jìn)一步增強(qiáng)相應(yīng)通道區(qū)的柵極控制能力，此相對(duì)于鰭式場(chǎng)效晶體管裝置提供了各種優(yōu)點(diǎn)，例如較低的漏電流、較高的導(dǎo)通電流與關(guān)閉電流的比率等。

然而，對(duì)于制造環(huán)繞式柵極場(chǎng)效晶體管的現(xiàn)有技術(shù)，更具體來(lái)說(shuō)，要環(huán)繞相應(yīng)的通道區(qū)一般依賴不可控制的蝕刻制程。如此一來(lái)，不能很好地控制通道區(qū)的幾何尺寸，導(dǎo)致環(huán)繞式柵極場(chǎng)效晶體管相應(yīng)的臨界尺寸(critical dimension，CD)的各種不確定性。因此，制造環(huán)繞式柵極場(chǎng)效晶體管的現(xiàn)有技術(shù)并不完全令人滿意。

發(fā)明內(nèi)容

在一些實(shí)施例中，提供一種半導(dǎo)體裝置，半導(dǎo)體裝置包含通道區(qū)，沿一方向延伸，且具有U形剖面；柵極介電層，位于通道區(qū)上方；以及柵極電極，位于柵極介電層的一部分和通道區(qū)的一部分上方。

在一些其他實(shí)施例中，提供一種半導(dǎo)體裝置的形成方法，此方法包含在基底上方形成第一犧牲層；在第一犧牲層上方形成第二犧牲層；形成溝槽延伸穿透第二犧牲層；形成第一柵極介電層圍繞溝槽；在第一柵極介電層上方形成半導(dǎo)體通道層；暴露出第一柵極介電層和半導(dǎo)體通道層的垂直部的個(gè)別的頂表面，其中第一柵極介電層的垂直部的每一者沿溝槽的相應(yīng)側(cè)壁延伸，且半導(dǎo)體通道層的垂直部的每一者耦接至第一柵極介電層的相應(yīng)的垂直部；以及在半導(dǎo)體通道層上方形成第二柵極介電層，以一體成形環(huán)繞半導(dǎo)體通道層的柵極介電層。

在另外一些實(shí)施例中，提供一種半導(dǎo)體裝置，半導(dǎo)體裝置包含通道區(qū)包括水平剖面和耦接至水平剖面的相應(yīng)末端的兩個(gè)垂直剖面，以及柵極電極環(huán)繞通道區(qū)的中央部分。

附圖說(shuō)明

根據(jù)以下的詳細(xì)說(shuō)明并配合附圖可以更加理解本公開(kāi)實(shí)施例。應(yīng)注意的是，根據(jù)本產(chǎn)業(yè)的標(biāo)準(zhǔn)慣例，圖示中的各種部件(feature)并未必按照比例繪制。事實(shí)上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說(shuō)明。

圖1A和圖1B顯示依據(jù)一些實(shí)施例的形成半導(dǎo)體裝置的方法的流程圖。

圖2、圖3、圖4、圖5A、圖6、圖7、圖8、圖9、圖10A、圖11A和圖12A顯示依據(jù)一些實(shí)施例的在各種制造階段期間，通過(guò)圖1A-1B的方法制作的例示性的半導(dǎo)體裝置的剖面示意圖。

圖5B顯示依據(jù)一些實(shí)施例的圖5A的相應(yīng)的上視圖。

圖10B、圖11B和圖12B顯示依據(jù)一些實(shí)施例的圖10A、圖11A和圖12A的相應(yīng)的透視圖。