[發明專利]半導體器件、半導體系統及其方法

有效

• 申請號: 201710702357.8
• 申請日: 2017-08-16
• 公開（公告）號: CN107767899B
• 公開（公告）日: 2021-04-02
• 發明（設計）人: 金載鎰
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C7/22
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 李少丹;許偉群

提供了一種半導體系統。半導體系統可以包括第一半導體器件、第二半導體器件以及第三半導體器件。第一半導體器件輸出地址信號。第一半導體器件可以接收或輸出數據。第二半導體器件可以執行阻抗校準操作以及輸出由阻抗校準操作產生的上拉碼和下拉碼。第三半導體器件可以在寫入操作或讀取操作期間輸出由地址信號選中的內部數據作為數據或者儲存數據。

相關申請的交叉引用

本申請要求2016年8月16日提交的韓國專利申請10-2016-0103484的優先權，其全部內容通過引用合并于此。

技術領域

本公開的實施例總體而言涉及與阻抗校準操作的性能相關的半導體器件、包括半導體器件的半導體系統及其方法。

背景技術

近年來，對快速半導體系統的需求越來越多。相應地，半導體系統中用到的內部信號之間的時間裕度已經減少。半導體系統中所包括的NMOS晶體管或PMOS晶體管的閾值電壓和導通電流可以根據制造半導體系統的工藝條件而改變，而NMOS晶體管或PMOS晶體管的閾值電壓和導通電流的變化會影響半導體系統中使用的內部信號的偏斜。如果內部信號之間的時間裕度因偏斜的變化而減小，則半導體系統可能發生故障。

相應地，隨著與高速操作的半導體系統中所包括的半導體器件之間的接口信號相對應的傳輸信號的電平擺動寬度逐漸減小，因接口單元的阻抗失配導致的傳輸信號的反射可能會作為嚴重的問題而凸顯。阻抗失配可能因工藝條件的變化而出現。因此，半導體系統采用阻抗匹配電路，諸如片上端接(ODT,on-die termination)電路。

阻抗校準(ZQ校準)意思是指產生用于調整ODT電路的電阻值的碼，ODT電路的電阻值根據工藝條件而改變。電阻值由阻抗校準來調整的ODT電路可以消除接口單元的阻抗失配，以防止傳輸信號的失真。

發明內容

根據一個實施例，可以提供一種半導體系統。該半導體系統可以包括第一半導體器件、第二半導體器件以及第三半導體器件。第一半導體器件輸出地址信號。第一半導體器件可以接收或輸出數據。第二半導體器件可以執行阻抗校準操作且輸出由阻抗校準操作產生的上拉碼和下拉碼。第三半導體器件可以在寫入操作或讀取操作期間，輸出由地址信號選中的內部數據作為數據或者儲存數據。

根據一個實施例，可以提供一種半導體器件。如果命令信號的組合為預定組合，則半導體器件可以執行阻抗校準操作，輸出由阻抗校準操作產生的上拉碼和下拉碼。半導體器件可以在寫入操作或讀取操作期間根據命令信號的組合，基于存儲單元的內部數據來驅動和輸出數據或者基于數據來驅動內部數據。內部數據和數據的驅動能力可以由從外部設備輸出的上拉碼和下拉碼調整。

根據一個實施例，可以提供一種半導體系統。該半導體系統可以包括第一半導體器件、第二半導體器件以及第三半導體器件。第一半導體器件被配置成輸出地址信號并且被配置成接收或輸出數據。第二半導體器件被配置成執行阻抗校準操作以及輸出由阻抗校準操作產生的上拉碼和下拉碼。第三半導體器件被配置成在讀取操作期間輸出由地址信號選中的內部數據作為數據，或者被配置成在寫入操作期間儲存由地址信號選中的數據作為內部數據，其中內部數據和數據的驅動能力由上拉碼和下拉碼來調整。其中，第二半導體器件是否執行阻抗校準以及第三半導體器件是否執行寫入操作是基于從第一半導體器件接收到的芯片選擇信號和命令信號。

根據一個實施例，可以提供一種操作半導體系統的方法。該方法可以包括利用第一半導體器件來輸出地址信號以及接收和輸出數據。該方法可以包括利用第二半導體器件來執行阻抗校準操作以及輸出由阻抗校準操作產生的上拉碼和下拉碼。該方法可以包括利用第三半導體器件來在讀取操作期間輸出由地址信號選中的內部數據作為數據或者在寫入操作期間儲存由地址信號選中的數據作為內部數據。該方法可以包括通過上拉碼和下拉碼來調整內部數據和數據的驅動能力。其中，第二半導體器件是否執行阻抗校準以及第三半導體器件是否執行寫入操作是基于從第一半導體器件接收到的芯片選擇信號和命令信號。

附圖說明