[發明專利]一種改善深硅刻蝕側壁粗糙度的方法

在審

• 申請號: 201710702048.0
• 申請日: 2017-08-16
• 公開（公告）號: CN107611027A
• 公開（公告）日: 2018-01-19
• 發明（設計）人: 許開東
• 申請（專利權）人: 江蘇魯汶儀器有限公司
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;B81C1/00
• 代理公司: 北京得信知識產權代理有限公司11511
• 代理人: 孟海娟

技術領域

本發明涉及半導體技術領域，具體涉及一種改善深硅刻蝕側壁粗糙度的方法。

背景技術

隨著集成電路和微機電系統(MEMS)技術的不斷發展，深硅刻蝕技術應運而生，以滿足3D封裝技術的硅通孔刻蝕(TSV)和微機電系統硅襯底加工需求。

目前半導體制造領域主流的深硅刻蝕技術主要有濕法刻蝕和干法等離子刻蝕。濕法刻蝕硅的技術例如采用KOH等堿性液進行刻蝕，由于其對光刻膠不具有選擇性以及對硅的晶向選擇性腐蝕等限制，所以應用領域受到限制。而干法刻蝕被廣泛應用于硅通孔刻蝕和微機電系統等領域。干法刻蝕方法中，博世(bosch)工藝以其高刻蝕速率，高深寬比刻蝕能力(超過50:1)，對掩膜的高選擇比(超過100:1)脫穎而出。

博世工藝的特點為以下兩步循環獲得刻蝕深度：

(a)刻蝕步驟：在該步驟中通常采用SF₆或NF₃對Si基進行各向同性刻蝕硅。這些氣體刻蝕硅基底具有很高的刻蝕速率，但是由于刻蝕為各向同性，導致側壁形貌很難控制。為了減少對側壁的刻蝕，引入了鈍化步驟。

(b)鈍化步驟：一般以C₄F₈作為沉積氣體，沉積保護膜鈍化已經刻蝕的側壁，從而在后續刻蝕過程中保護側壁不被刻蝕，得到高深寬比的刻蝕剖面。

由于博世工藝自身的特點，該方法獲得的側壁一般都有貝紋狀(scallop)形貌，該形貌將嚴重影響側壁粗糙度，所以在一些對側壁光滑度有要求的應用場合下需要改善其粗糙度才能滿足器件設計要求。

改善博世工藝主要有兩類處理方法：第一類方法主要是通過改良博世工藝來改善貝狀紋形貌，在專利文獻1～4中分別記載了各種改良方案，包括偏置功率的設置、工藝參數的漸變等。但是此類方法并不能徹底消除貝狀紋，而且由于增加了工藝難度以及復雜性，從而對工藝設備以及對參數控制提出了更高要求，此外這些改良方法在一定程度上犧牲了博世工藝的刻蝕極限深度和刻蝕速率。第二類方法主要在完成博世工藝刻蝕后，進行后處理來改善，在專利文獻5～6中記載了相關方案。此類方法的局限性在于在后處理過程中會去除掉較厚的一層側壁結構，使得硅槽的最終尺寸偏離預設尺寸。

專利文獻1 CN104681406A；

專利文獻2 CN104637866A；

專利文獻3 CN103887164A；

專利文獻4 CN104743496A；

專利文獻5 US6846746B2；

專利文獻6 CN103811416B。

發明內容

為了解決上述問題，本發明公開一種改善深硅刻蝕側壁粗糙度的方法，在完成深硅刻蝕的工藝后對側壁進行平坦化處理，包括以下步驟：沉積步驟，在刻蝕所形成的高深寬比結構的側壁上沉積一定厚度的硅層；刻蝕步驟，對所述硅層進行各向同性刻蝕；以及判斷側壁粗糙度是否達到預設值，若判斷為側壁粗糙度尚未達到預定值則返回到上述沉積步驟從而重復上述沉積步驟至所述刻蝕步驟的循環，若判斷為側壁粗糙度已經達到預定值則結束。

本發明的改善深硅刻蝕側壁粗糙度的方法中，優選為，所述硅層沉積厚度根據所述側壁粗糙度進行設定。

本發明的改善深硅刻蝕側壁粗糙度的方法中，優選為，所述沉積厚度與所述粗糙度值相同。

本發明的改善深硅刻蝕側壁粗糙度的方法中，優選為，在所述刻蝕步驟中所述硅層的刻蝕厚度與所述硅層沉積厚度相同。

本發明的改善深硅刻蝕側壁粗糙度的方法中，優選為，所述硅層為多晶硅或非晶硅。

本發明的改善深硅刻蝕側壁粗糙度的方法中，優選為，采用低壓力化學氣相沉積法或脈沖等離子增強化學氣相沉積法形成所述硅層。

本發明的改善深硅刻蝕側壁粗糙度的方法中，優選為，在所述刻蝕步驟中，采用XeF₂氣體對所述硅層進行刻蝕。

本發明的改善深硅刻蝕側壁粗糙度的方法中，優選為，所述高深寬比結構為深槽或通孔。

本發明的改善深硅刻蝕側壁粗糙度的方法中，優選為，所述高深寬比結構采用博世工藝刻蝕形成。

本發明通過沉積步驟和刻蝕步驟循環執行的方式能夠有效改善深硅刻蝕側壁粗糙度，獲得平滑度更高的形貌，同時避免所形成的高深寬比結構的尺寸偏離預設尺寸，滿足器件設計需求。

附圖說明

圖1是改善深硅刻蝕側壁粗糙度的方法的流程圖。

圖2是采用博世工藝形成的高深寬比結構的側壁形貌示意圖。