[發明專利]半導體封裝結構及其制造方法

有效

• 申請號: 201710680392.4
• 申請日: 2017-08-10
• 公開（公告）號: CN107808856B
• 公開（公告）日: 2019-12-10
• 發明（設計）人: 徐宏欣;林南君;張簡上煜
• 申請（專利權）人: 力成科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/535;H01L21/56;H01L21/60
• 代理公司: 11205 北京同立鈞成知識產權代理有限公司
• 代理人: 馬雯雯;臧建明

本發明提供半導體封裝結構及其制造方法。半導體封裝結構包括重布線結構、封裝結構以及第二封裝層。重布線結構具有彼此相對的第一與第二表面。封裝結構位于第一表面上。封裝結構包括管芯、第一封裝層、重布線層以及多個第二導電端子。管芯具有位于其上的多個第一導電端子。第一封裝層包覆管芯。第一封裝層暴露出至少一部分的第一導電端子。重布線層位于第一封裝層上。重布線層電性連接至暴露出的第一導電端子。多個第二導電端子電性連接于重布線層與重布線結構之間。第二封裝層包覆封裝結構。第二封裝層暴露出至少一部分的第二導電端子。

技術領域

本發明涉及一種半導體封裝結構，尤其涉及一種扇出(fan-out)型半導體封裝結構及其制造方法。

背景技術

近年來半導體封裝技術不斷進展，以發展出體積更小、重量更輕、積集度(integration level)更高且制造成本更低的產品。舉例而言，目前已發展出晶片級扇入(fan-in)封裝。扇入封裝具有在連接于對應的管芯的區域內的輸入/輸出(input/output)端子。然而，由于輸入/輸出端子被限制在管芯的表面，此種封裝類型被限制在僅需至多200至300的連接數目的低階組件。

發明內容

本發明提供一種半導體封裝結構及其制造方法，可相容于更高的輸入/輸出連接數目，且能夠有效地降低制造成本。

本發明的半導體封裝結構包括重布線結構、至少一封裝結構以及第二封裝層。重布線結構具有第一表面以及相對于第一表面的第二表面。至少一封裝結構位于重布線結構的第一表面上。至少一封裝結構包括至少一管芯、第一封裝層、重布線層以及多個第二導電端子。至少一管芯具有位于至少一管芯上的多個第一導電端子。第一封裝層包覆至少一管芯。第一封裝層暴露出至少一部分的多個第一導電端子。重布線層位于第一封裝層上。重布線層電性連接至被第一封裝層暴露出的第一導電端子。多個第二導電端子電性連接于重布線層與重布線結構之間。第二封裝層包覆至少一封裝結構。第二封裝層暴露出至少一部分的多個第二導電端子。

在本發明的一實施例中，重布線結構包括至少一介電層以及嵌入于至少一介電層中的多個導電單元。多個導電單元包括多個第一接合墊、多個第二接合墊以及多個互聯結構。多個第一接合墊位于重布線結構的第一表面。多個第二導電端子經設置以對應于多個第一接合墊。多個第二接合墊位于重布線結構的第二表面。多個互聯結構電性連接至少一部分的多個第一接合墊與至少一部分的多個第二接合墊。

在本發明的一實施例中，重布線結構包括印刷電路板或有機封裝基板。

本發明的半導體封裝結構的制造方法包括下列步驟。形成至少一封裝結構。至少一封裝結構包括至少一管芯、第一封裝層、重布線層以及多個第二導電端子。至少一管芯具有位于其上的多個第一導電端子。第一封裝層包覆至少一管芯且暴露出至少一部分的多個第一導電端子。重布線層位于第一封裝層上且電性連接至被第一封裝層暴露出的第一導電端子。多個第二導電端子位于重布線層上。將至少一封裝結構耦合至重布線結構的第一表面。至少一封裝結構的多個第二導電端子電性連接至重布線結構。以第二封裝層包覆至少一封裝結構。

在本發明的一實施例中，多個第二導電端子中的每一者包括導電柱、導電凸塊或其組合。

在本發明的一實施例中，將重布線結構與至少一封裝結構耦合的步驟在包覆至少一封裝結構的步驟之前。

在本發明的一實施例中，將重布線結構與至少一封裝結構耦合的步驟與包覆至少一封裝結構的步驟包括下列子步驟。在載體上形成重布線結構。重布線結構包括至少一介電層與嵌入于至少一介電層中的多個導電單元，且至少一介電層暴露出至少一部分的多個導電單元。將至少一封裝結構置于重布線結構的第一表面上。第二導電端子與被至少一介電層暴露出的導電單元電性連接。于重布線結構的第一表面上形成第二封裝層。自重布線結構移除載體。