[發明專利]半導體封裝結構及其制造方法

有效

• 申請號: 201710680392.4
• 申請日: 2017-08-10
• 公開（公告）號: CN107808856B
• 公開（公告）日: 2019-12-10
• 發明（設計）人: 徐宏欣;林南君;張簡上煜
• 申請（專利權）人: 力成科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/535;H01L21/56;H01L21/60
• 代理公司: 11205 北京同立鈞成知識產權代理有限公司
• 代理人: 馬雯雯;臧建明

1.一種半導體封裝結構，其特征在于，包括：

重布線結構，具有第一表面以及相對于所述第一表面的第二表面；

至少一封裝結構，位于所述重布線結構的所述第一表面上，其中所述至少一封裝結構包括：

至少一管芯，具有位于所述至少一管芯的有源面上的多個墊、鈍化圖案以及多個第一導電端子，其中所述鈍化圖案覆蓋所述多個墊且暴露出各個所述多個墊的至少一部分，所述多個第一導電端子位于所述多個墊上且嵌入所述鈍化圖案以電性連接所述多個墊；

第一封裝層，包覆所述至少一管芯，其中所述第一封裝層暴露出至少一部分的所述多個第一導電端子，且所述第一封裝層的頂面至所述有源面的距離大于所述多個第一導電端子的頂面至所述有源面的距離；

重布線層，位于所述第一封裝層上，其中所述重布線層嵌入所述第一封裝層以電性連接至被所述第一封裝層暴露出的所述多個第一導電端子；以及

多個第二導電端子，電性連接于所述重布線層與所述重布線結構之間；以及

第二封裝層，包覆所述至少一封裝結構，其中所述第二封裝層暴露出至少一部分的所述多個第二導電端子，且所述第二封裝層直接接觸所述至少一管芯的背面，所述背面相對于所述有源面。

2.根據權利要求1所述的半導體封裝結構，其特征在于，還包括位于所述重布線結構的所述第二表面上的多個焊球。

3.根據權利要求2所述的半導體封裝結構，其特征在于，兩相鄰的第一導電端子之間的第一間距小于兩相鄰的第二導電端子之間的第二間距，且所述第二間距小于兩相鄰的焊球之間的第三間距。

4.根據權利要求1所述的半導體封裝結構，其特征在于，所述多個第二導電端子中的每一個包括導電柱、導電凸塊或其組合。

5.根據權利要求1所述的半導體封裝結構，其特征在于，還包括至少一無源組件和/或至少一附加封裝結構，設置于所述重布線結構的所述第一表面上。

6.根據權利要求1所述的半導體封裝結構，其特征在于，還包括至少一無源組件，設置于所述重布線結構的所述第二表面上。

7.一種半導體封裝結構的制造方法，其特征在于，包括：

于載體上形成至少一管芯，其中所述至少一管芯的有源面上具有多個墊、鈍化圖案以及多個第一導電端子，其中所述鈍化圖案覆蓋所述多個墊且暴露出各個所述多個墊的至少一部分，多個第一導電端子位于所述多個墊上且嵌入所述鈍化圖案以電性連接所述多個墊；

于所述載體上形成包覆所述至少一管芯的第一封裝層，其中所述第一封裝層暴露出至少一部分的所述多個第一導電端子，且所述第一封裝層的頂面至所述有源面的距離大于所述多個第一導電端子的頂面至所述有源面的距離；

于所述第一封裝層上形成重布線層，其中所述重布線層嵌入所述第一封裝層以電性連接至被所述第一封裝層暴露出的所述多個第一導電端子；

于所述重布線層上形成電性連接于所述重布線層的多個第二導電端子；

將所述載體自所述至少一管芯與所述第一封裝層分離，以暴露出所述至少一管芯的背面且形成至少一封裝結構，其中所述背面相對于所述有源面，且所述至少一封裝結構包括所述至少一管芯、所述第一封裝層、所述重布線層以及所述多個第二導電端子；

將所述至少一封裝結構耦合至重布線結構的第一表面，其中所述至少一封裝結構的所述多個第二導電端子電性連接至所述重布線結構；以及

以第二封裝層包覆所述至少一封裝結構，且所述第二封裝層直接接觸所述至少一管芯的背面。

8.根據權利要求7所述的半導體封裝結構的制造方法，其特征在于，還包括在所述重布線結構的相對于所述第一表面的第二表面上形成多個焊球，其中兩相鄰的第一導電端子之間的第一間距小于兩相鄰的第二導電端子之間的第二間距，且所述第二間距小于兩相鄰的焊球之間的第三間距。

9.根據權利要求7所述的半導體封裝結構的制造方法，其特征在于，還包括在所述重布線結構的相對于所述第一表面的第二表面上形成至少一無源組件。

10.根據權利要求7所述的半導體封裝結構的制造方法，其特征在于，還包括：

將至少一附加封裝結構或至少一無源組件耦合至所述重布線結構的所述第一表面；以及

以所述第二封裝層包覆所述至少一附加封裝結構或所述至少一無源組件。