[發明專利]一種基于硅通孔陣列的無片外電容LDO電路

有效

• 申請號: 201710680356.8
• 申請日: 2017-08-10
• 公開（公告）號: CN107402593B
• 公開（公告）日: 2018-10-23
• 發明（設計）人: 錢利波;桑吉飛;何錫濤;勵達
• 申請（專利權）人: 寧波大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 寧波奧圣專利代理事務所(普通合伙) 33226
• 代理人: 謝瀟

本發明公開的基于硅通孔陣列的無片外電容LDO電路包括帶隙基準電路、誤差放大器、驅動器、輸出功率管、采樣電阻網絡和硅通孔電容，誤差放大器的正輸入端與采樣電阻網絡的輸出端連接，誤差放大器的負輸入端與帶隙基準電路的輸出端連接，誤差放大器的輸出端與驅動器的輸入端連接，驅動器的輸出端驅動輸出功率管，輸出功率管的輸出端分別與采樣電阻網絡的一端和硅通孔電容的一端連接，采樣電阻網絡的另一端和硅通孔電容的另一端連接并接地，帶隙基準電路、誤差放大器、驅動器和輸出功率管分別接外部輸入電源。該LDO電路無需增加額外電容倍增電路或片外電容，可有效抑制外部輸入電源的噪聲，具有工藝兼容性好、面積小、容量大、電源抑制比高的優點。

技術領域

本發明涉及三維集成電路(Three dimensional integrated circuits,3D ICs)技術領域，具體是一種基于硅通孔陣列的無片外電容LDO電路。

背景技術

伴隨便攜式電子產品的快速發展，電源管理芯片的需求急劇增加。電源管理的主要目的是提高功率器件的效率，進而延長電池壽命與設備的使用時間。作為電源管理芯片中最為常見的產品，低壓差線性穩壓器(Low Dropout Regulator,LDO)具有電路簡單、噪聲與功耗低等優點，在各類電子設備中獲得廣泛的應用。

根據有無片外電容，LDO電路可以分為帶片外電容的LDO電路與無片外電容的LDO電路。為LDO系統環路正常工作，帶片外電容的LDO電路要求外接微法量級片外電容，通過將環路的主極點控制在LDO電路的輸出端，保證環路穩定。該電路具有結構簡單、電源抑制比高的優點，但片外電容需要占用額外PCB面積，不適用于微型化電子產品的應用。若將片外電容去除，LDO電路的環路穩定性經受很大的挑戰，為了無片外電容的LDO電路環路穩定，通常在功率管柵極與LDO輸出端之間增加額外的密勒電容，將主極點控制在功率管柵極，但此類LDO電路的電源抑制比特性較差。采用電容倍增技術，將片內皮法量級電容等效倍增至納法甚至微法量級，并將該等效電容作為輸出電容是另一種常見的無片外電容LDO電路設計方法。但為實現片內電容的倍增，該LDO電路需要增加數個高功耗放大器與偏置模塊，會導致過高的靜態功耗開銷。

發明內容

本發明所要解決的技術問題是，針對現有技術的不足，提供一種基于硅通孔陣列的無片外電容LDO電路，該LDO電路采用3D ICs的硅通孔陣列作為LDO的片內輸出電容，無需增加額外電容倍增電路或者片外電容，即可有效抑制外部輸入電源的噪聲，具有工藝兼容性好、面積小、容量大、電源抑制比高的優點。

本發明解決上述技術問題所采用的技術方案為：一種基于硅通孔陣列的無片外電容LDO電路，包括帶隙基準電路、誤差放大器、驅動器、輸出功率管、采樣電阻網絡和硅通孔電容，所述的誤差放大器的正輸入端與所述的采樣電阻網絡的輸出端連接，所述的誤差放大器的負輸入端與所述的帶隙基準電路的輸出端連接，所述的誤差放大器的輸出端與所述的驅動器的輸入端連接，所述的驅動器的輸出端驅動所述的輸出功率管，所述的輸出功率管的輸出端分別與所述的采樣電阻網絡的一端和所述的硅通孔電容的一端連接，所述的采樣電阻網絡的另一端和所述的硅通孔電容的另一端連接并接地，所述的帶隙基準電路、所述的誤差放大器、所述的驅動器和所述的輸出功率管分別接外部輸入電源，所述的硅通孔電容由并行連接的N×N個同軸硅通孔以方塊陣列形式構成，每個所述的同軸硅通孔包括自內而外依次設置的金屬內芯、第一二氧化硅介質層、BCB介質層、第二二氧化硅介質層、金屬外芯和第三二氧化硅介質層，所述的N×N個同軸硅通孔的金屬內芯的一端分別經一第一金屬片并行連接，形成所述的硅通孔電容的輸入電極；所述的N×N個同軸硅通孔的第三二氧化硅介質層分別由一硅襯底包裹，所述的N×N個同軸硅通孔的沿方塊陣列一條或兩條邊長方向的任意相鄰的兩個同軸硅通孔的金屬外芯分別經一第二金屬片并行連接，形成所述的硅通孔電容的輸出電極，所述的輸出電極接地。