[發明專利]一種低功耗比較器電路

在審

• 申請號: 201710676863.4
• 申請日: 2017-08-09
• 公開（公告）號: CN107453737A
• 公開（公告）日: 2017-12-08
• 發明（設計）人: 陳丹鳳
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H03K5/24
• 分類號: H03K5/24
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 屈蘅

技術領域

本發明涉及一種電路，特別是涉及一種低功耗比較器電路。

背景技術

比較器是模擬電路中的常用模塊，一般在ADC(Analog-to-Digital Converter，模數轉換器)、OSC(oscillator，振蕩器)以及各種檢測電路中都有廣泛應用。

為了實現快速高精度的比較，常見的一種比較器架構是，預放大(Pre-Amplifier)與動態鎖存(Dynamic Latch)結合的結構，如圖1所示，該比較器包括預放大電路10以及動態鎖存電路20，其中，預放大電路(Pre-Amplifier)10由NMOS管MN1、MN2、MN3以及PMOS管MP1、MP2、MP3、MP4組成，用于將輸入差分信號IP/IN進行預放大；動態鎖存電路(Dynamic latch)20由NMOS管MN4、MN5、MN6、MN7、MN8以及PMOS管MP5、MP6、MP7、MP8組成，用于在時鐘CLK的控制下將預放大電路(Pre-Amplifier)10的差分輸出OP/ON進行動態鎖存。

然而，這種比較器電路雖然可以實現快速且高精度比較，但其預放大電路(Pre-Amplifier)消耗太多功耗，造成電路的功耗較高。

發明內容

為克服上述現有技術存在的不足，本發明之目的在于提供一種低功耗比較器電路，以降低電路的功耗。

為達上述及其它目的，本發明提出一種低功耗比較器電路，包括:

預放大電路,用于在功率控制信號VCON的控制下將輸入差分信號IP/IN進行預放大；

動態鎖存電路，用于在時鐘信號CLK的控制下將所述預放大電路的差分輸出OP/ON進行動態鎖存；

功率控制電路，用于在時鐘信號CLK的控制下根據所述動態鎖存電路的輸出VOUT+/VOUT-生成所述功率控制信號VCON。

進一步地，所述功率控制電路包括一異或非門和一與門。

進一步地，所述異或非門的兩輸入端連接所述動態鎖存電路的輸出VOUT+/VOUT-，其輸出端連接所述與門的一輸入端，所述與門的另一輸入端連接時鐘信號CLK，所述與門的輸出端VCON連接至所述預放大電路。

進一步地，所述預放大電路包括第一NMOS管、第二NMOS管、第三NMOS管以及第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管。

進一步地，所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源極接電源，第三NMOS管的源極接地，所述第三PMOS管的柵極和漏極短接并與所述第一PMOS管的漏極、第二PMOS管的柵極、所述第一NMOS管的漏極以及所述動態鎖存電路相連組成預放大電路的同相輸出節點OP，第四PMOS管的柵極和漏極短接并與所述第二PMOS管的漏極、第一PMOS管的柵極、第二NMOS管的漏極以及所述動態鎖存電路相連組成所述預放大電路的反相輸出節點ON，同相輸入信號IP連接至所述第二NMOS管的柵極，反相輸入信號IN連接至所述第一NMOS管的柵極，所述第一NMOS管和第二NMOS管的源極連接至所述第三NMOS管的漏極，所述第三NMOS管的柵極連接至所述與門的輸出端VCON。

進一步地，所述動態鎖存電路包括第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管以及第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管。

進一步地，所述第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管的源極接電源，所述第八NMOS管的源極接地，所述第七PMOS管、第八PMOS管的柵極連接至時鐘信號CLK，所述第七PMOS管的漏極、所述第五PMOS管的漏極、所述第六PMOS管的柵極、第六NMOS管的漏極、第七NMOS管的柵極與所述異或非門的一輸入端相連組稱反相輸出節點VOUT-，所述第八PMOS管的漏極、第六PMOS管的漏極、第五PMOS管的柵極、第七NMOS管的漏極、第六NMOS管的柵極與所述異或非門的另一輸入端相連組成同相輸出節點VOUT+，所述第六NMOS管的源極連接所述第四NMOS管的漏極，所述第七NMOS管的源極連接所述第五NMOS管的漏極，所述第四NMOS管和第五NMOS管的源極連接至所述第八NMOS管的漏極，所述第八NMOS管的柵極連接時鐘信號CLK。