[發明專利]一種低功耗比較器電路

在審

• 申請號: 201710676863.4
• 申請日: 2017-08-09
• 公開（公告）號: CN107453737A
• 公開（公告）日: 2017-12-08
• 發明（設計）人: 陳丹鳳
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H03K5/24
• 分類號: H03K5/24
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 屈蘅

1.一種低功耗比較器電路，包括:

預放大電路,用于在功率控制信號VCON的控制下將輸入差分信號IP/IN進行預放大；

動態鎖存電路，用于在時鐘信號CLK的控制下將所述預放大電路的差分輸出OP/ON進行動態鎖存；

功率控制電路，用于在時鐘信號CLK的控制下根據所述動態鎖存電路的輸出VOUT+/VOUT-生成所述功率控制信號VCON。

2.如權利要求1所述的一種低功耗比較器電路，其特征在于：所述功率控制電路包括一異或非門和一與門。

3.如權利要求2所述的一種低功耗比較器電路，其特征在于：所述異或非門的兩輸入端連接所述動態鎖存電路的輸出VOUT+/VOUT-，其輸出端連接所述與門的一輸入端，所述與門的另一輸入端連接時鐘信號CLK，所述與門的輸出端VCON連接至所述預放大電路。

4.如權利要求3所述的一種低功耗比較器電路，其特征在于：所述預放大電路包括第一NMOS管、第二NMOS管、第三NMOS管以及第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管。

5.如權利要求4所述的一種低功耗比較器電路，其特征在于：所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源極接電源，第三NMOS管的源極接地，所述第三PMOS管的柵極和漏極短接并與所述第一PMOS管的漏極、第二PMOS管的柵極、所述第一NMOS管的漏極以及所述動態鎖存電路相連組成預放大電路的同相輸出節點OP，第四PMOS管的柵極和漏極短接并與所述第二PMOS管的漏極、第一PMOS管的柵極、第二NMOS管的漏極以及所述動態鎖存電路相連組成所述預放大電路的反相輸出節點ON，同相輸入信號IP連接至所述第二NMOS管的柵極，反相輸入信號IN連接至所述第一NMOS管的柵極，所述第一NMOS管和第二NMOS管的源極連接至所述第三NMOS管的漏極，所述第三NMOS管的柵極連接至所述與門的輸出端VCON。

6.如權利要求5所述的一種低功耗比較器電路，其特征在于：所述動態鎖存電路包括第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管以及第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管。

7.如權利要求6所述的一種低功耗比較器電路，其特征在于：所述第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管的源極接電源，所述第八NMOS管的源極接地，所述第七PMOS管、第八PMOS管的柵極連接至時鐘信號CLK，所述第七PMOS管的漏極、所述第五PMOS管的漏極、所述第六PMOS管的柵極、第六NMOS管的漏極、第七NMOS管的柵極與所述異或非門的一輸入端相連組成反相輸出節點VOUT-，所述第八PMOS管的漏極、第六PMOS管的漏極、第五PMOS管的柵極、第七NMOS管的漏極、第六NMOS管的柵極與所述異或非門的另一輸入端相連組成同相輸出節點VOUT+，所述第六NMOS管的源極連接所述第四NMOS管的漏極，所述第七NMOS管的源極連接所述第五NMOS管的漏極，所述第四NMOS管和第五NMOS管的源極連接至所述第八NMOS管的漏極，所述第八NMOS管的柵極連接時鐘信號CLK。

8.如權利要求7所述的一種低功耗比較器電路，其特征在于：當時鐘信號CLK為0時，所述第七PMOS管、第八PMOS管飽和導通，所述第七PMOS管、第八PMOS管的漏極即所述預放大電路的反相輸出節點ON、同相輸出節點OP均為高電平VCC，同時所述第八NMOS管截止，所述動態鎖存電路處于復位狀態，所述異或非門輸出高電平，所述與門的輸出VCON為0，此時將所述預放大電路的電流關掉。

9.如權利要求8所述的一種低功耗比較器電路，其特征在于：當時鐘信號CLK從0變到1時，所述第七PMOS管、第八PMOS管截止，同時所述第八NMOS管飽和導通，所述動態鎖存電路進入工作狀態，所述異或非門輸出邏輯1，所述與門輸出端VCON為1，此時將所述預放大電路的電流打開，比較器電路工作。

10.如權利要求9所述的一種低功耗比較器電路，其特征在于：當所述動態鎖存電路進一步正反饋，使得最終將輸出電壓鎖定為VOUT+為1而VOUT-為0，比較器比較出結果后，比較結果鎖存，所述異或非門輸出低電平0，所述與門的輸出VCON為0，所述輸出VCON低電平將所述預放大電路的電流關掉。