[發明專利]具有含有電阻器陣列的子DAC的數/模轉換器（DAC）

有效

• 申請號: 201710673370.5
• 申請日: 2017-08-08
• 公開（公告）號: CN109391270B
• 公開（公告）日: 2023-09-26
• 發明（設計）人: 斯特凡諾·彼得里;詹姆斯·羅伯特·費德勒;邁克爾·托德·貝倫斯;張義忠
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: H03M1/66
• 分類號: H03M1/66
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 楊靜

一種數/模轉換器(DAC)包括：第一子DAC，所述第一子DAC被配置成轉換數字輸入數據的最高有效位(MSB)，所述第一子DAC包括第一電阻器陣列；第二子DAC，所述第二子DAC被配置成轉換所述數字輸入數據的至少一些最低有效位(LSB)，所述第二子DAC包括第二電阻器陣列；以及第一縮放電阻器，所述第一縮放電阻器連接于所述第一子DAC與所述第二子DAC之間，其中所述第一縮放電阻器具有基于所述第二子DAC中的電阻器的數目的電阻值。

技術領域

本公開大體上涉及數/模轉換器(DAC)，且更具體地說，涉及具有子DAC的DAC，每一子DAC具有電阻器陣列。

背景技術

為了實現單調DAC，可使用不同類型的DAC，例如電流導引型DAC或電阻性DAC。然而，電流導引型DAC需要大量電流，所述大量電流通常超越可允許的總電流消耗。目前使用的一種類型的電阻性DAC是R-2R架構，其需要的電流比電流導引型DAC少，且還可實現高速。然而，典型的R-2R?DAC中所使用的每一級二進制換算會引入較大誤差，所述誤差將實際應用限于僅8到10位的精度。但是，DAC的許多應用需要更高的精度，例如12位或更多。因此，需要允許更大精度的改善型DAC。

發明內容

以下是本發明的各種實施例。

一個實施例包括一種數/模轉換器(DAC)，其包括：第一子DAC，所述第一子DAC被配置成轉換數字輸入數據的最高有效位(MSB)，所述第一子DAC包括第一電阻器陣列；第二子DAC，所述第二子DAC被配置成轉換所述數字輸入數據的至少一些最低有效位(LSB)，所述第二子DAC包括第二電阻器陣列；第一縮放電阻器，所述第一縮放電阻器連接于所述第一子DAC與所述第二子DAC之間，其中所述第一縮放電阻器具有基于所述第二子DAC中的電阻器的數目的電阻值。在此實施例的一方面中，所述DAC另外包括：第三子DAC，所述第三子DAC被配置成轉換未被所述第二子DAC轉換的其它LSB位；第二縮放電阻器，所述第二縮放電阻器串聯連接于所述第二子DAC與所述第三子DAC之間，其中所述第二縮放電阻器具有基于所述第三子DAC中的電阻器的數目的電阻值。在另一方面中，所述第二子DAC和所述第三子DAC中的一個子DAC另外包括端接電阻器。在另一方面中，所述第一和第二電阻器陣列中的每一電阻器包括第一端和第二端，所述第一端連接到輸出電壓線，所述第二端連接到第一開關的第一端和第二開關的第一端。在又另一個方面中，所述第一開關的第二端可連接到低參考電壓，且所述第二開關的第二端可連接到高參考電壓。在此實施例的另一方面中，所述DAC另外包括溫度計解碼器，所述溫度計解碼器被配置成接收呈二進制格式的所述數字輸入數據并提供向量位，其中設置成1的向量位的數目等于在位0處起始的所述數字輸入數據。在另一方面中，所述第一電阻器陣列和所述第二電阻器陣列中的每一電阻器對應于所述向量位中的一個。在另一方面中，所述DAC另外包括端接電阻器，所述端接電阻器耦合于所述第二子DAC中的所述電阻器陣列與地之間，其中所述第一縮放電阻器的所述電阻值基于所述端電阻器以及所述第二子DAC中的電阻器的所述數目。在另一方面中，所述第一縮放電阻器的值與所述第二子DAC中的所述電阻器陣列中的電阻器的所述數目加上代表所述端接電阻器的一減去數字一成正比，且與所述第二子DAC中的所述電阻器陣列中的電阻器的所述數目加上代表所述端接電阻器的一成反比。在另一方面中，所述第一縮放電阻器包括電阻器群組，所述電阻器群組以串聯和并聯組合配置以實現所述縮放電阻器的所述電阻值。在另一方面中，第一開關和第二開關的位置由對應于所述第一電阻器陣列和所述第二電阻器陣列中的每一電阻器的向量位的值控制。