[發明專利]具有含有電阻器陣列的子DAC的數/模轉換器（DAC）

有效

• 申請號: 201710673370.5
• 申請日: 2017-08-08
• 公開（公告）號: CN109391270B
• 公開（公告）日: 2023-09-26
• 發明（設計）人: 斯特凡諾·彼得里;詹姆斯·羅伯特·費德勒;邁克爾·托德·貝倫斯;張義忠
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: H03M1/66
• 分類號: H03M1/66
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 楊靜

1.一種數/模轉換器DAC，其特征在于，包括：

第一子DAC，所述第一子DAC被配置成轉換數字輸入數據的最高有效位MSB，所述第一子DAC包括第一電阻器陣列；

第二子DAC，所述第二子DAC被配置成轉換所述數字輸入數據的至少一些最低有效位LSB，所述第二子DAC包括第二電阻器陣列；

第一縮放電阻器，所述第一縮放電阻器連接于所述第一子DAC與所述第二子DAC之間，其中所述第一縮放電阻器具有基于所述第二子DAC中的電阻器數目的電阻值；以及

端接電阻器，所述端接電阻器耦合于所述第二子DAC中的所述電阻器陣列與地之間，其中所述第一縮放電阻器的所述電阻值基于所述端接電阻器以及所述第二子DAC中的電阻器的所述數目；

其中所述第一電阻器陣列中的每個電阻器具有第一端和第二端，所述第一電阻器陣列中的每個電阻器的所述第一端連接到所述第一縮放電阻器的第一端，所述第一電阻器陣列中的每個電阻器的第二端連接到第一開關組中第一開關的第一端和所述第一開關組中第二開關的第一端；

其中所述第二電阻器陣列中的每個電阻器具有第一端和第二端，所述第二電阻器陣列中的每個電阻器的所述第一端連接到所述第一縮放電阻器的第二端，所述第二電阻器陣列中的每個電阻器的所述第二端連接到第二開關組中第一開關的第一端和所述第二開關組中第二開關的第一端；

所述第一開關組中的所述第一開關的第二端和所述第二開關組中的所述第一開關的第二端配置為能夠連接到低參考電壓，所述第一開關組中的所述第二開關的第二端和所述第二開關組中的所述第二開關的第二端配置為能夠連接到高參考電壓；

其中所述DAC進一步包括：

第一溫度計解碼器，所述第一溫度計解碼器配置為接收呈二進制格式的所述數字輸入數據的對應于MSB的第一部分，并向所述第一子DAC提供向量位，其中設置成1的向量位的數目等于在位0處起始的所述數字輸入數據的所述第一部分；以及

第二溫度計解碼器，所述第二溫度計解碼器配置為接收呈二進制格式的所述數字輸入數據的對應于LSB的第二部分，并向所述第二子DAC提供向量位，其中設置成1的向量位的數目等于在位0處起始的所述數字輸入數據的所述第二部分；

其中所述數字輸入數據的所述第一部分和所述第二部分是該數字輸入數據的非重疊部分；

其中所述第一開關組和所述第二開關組中的所述第一開關和所述第二開關的位置由對應于所述第一電阻器陣列和所述第二電阻器陣列中的每一電阻器的向量位的值控制；以及

其中所述端接電阻器連接于所述第一縮放電阻器的所述第二端與地之間。

2.根據權利要求1所述的DAC，其特征在于，另外包括：

第三子DAC，所述第三子DAC被配置成轉換未被所述第二子DAC轉換的其它LSB位；

第二縮放電阻器，所述第二縮放電阻器串聯連接于所述第二子DAC與所述第三子DAC之間，其中所述第二縮放電阻器具有基于所述第三子DAC中的電阻器數目的電阻值。

3.根據權利要求1所述的DAC，其特征在于，所述第一縮放電阻器的值與所述第二子DAC中的所述電阻器陣列中的電阻器的所述數目加上代表所述端接電阻器的一減去數字一成正比，且與所述第二子DAC中的所述電阻器陣列中的電阻器的所述數目加上代表所述端接電阻器的一成反比。