[發(fā)明專利]任意分頻比時鐘產(chǎn)生電路

有效

• 申請?zhí)枺?/td>: 201710670091.3
• 申請日: 2017-08-08
• 公開（公告）號: CN107395160B
• 公開（公告）日: 2023-09-12
• 發(fā)明（設(shè)計）人: 關(guān)碩;陳光勝
• 申請（專利權(quán)）人: 上海東軟載波微電子有限公司
• 主分類號: H03K3/023
• 分類號: H03K3/023
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 潘彥君;吳敏

一種任意分頻比時鐘產(chǎn)生電路，包括：電壓控制電路、第一電荷存儲器、比較器以及第一開關(guān)電路，其中：電壓控制電路，設(shè)置在第一電壓源與第一電荷存儲器之間；第一電荷存儲器，第一端與比較器的第一輸入端耦接，第二端的電位為第一電位；比較器，第二輸入端與第二電壓源耦接，輸出端與第一開關(guān)電路的控制端耦接，比較器的輸出信號為第二電壓源的輸出電壓與第一電荷存儲器的第一端電壓的比較結(jié)果；第一開關(guān)電路，第一端與第一電荷存儲器的第一端耦接，第二端的電位為第一電位，適于在所述比較結(jié)果為所述第一電荷存儲器的第一端電壓達到所述第二電壓源的輸出電壓時導(dǎo)通。上述方案能夠有效降低任意分頻比時鐘產(chǎn)生電路的硬件開銷。

技術(shù)領(lǐng)域

本發(fā)明涉及電路領(lǐng)域，尤其涉及一種任意分頻比時鐘產(chǎn)生電路。

背景技術(shù)

在大多數(shù)電子系統(tǒng)中，都需要時鐘發(fā)生器電路提供時鐘信號。不同的電路模塊所需的時鐘信號的頻率可能不同。為了便于同步操作，不同的電路模塊所使用的時鐘信號由同一個時基提供，通過對同一個時基進行分頻來生成不同頻率的時鐘信號并提供給不同的電路模塊。在某些電路系統(tǒng)中，可能會存在對時基進行非整數(shù)分頻的需求，通常采用鎖相環(huán)電路來實現(xiàn)對時基的非整數(shù)分頻。

現(xiàn)有技術(shù)中，針對不同頻率的時鐘信號的需求，需要分別設(shè)置對應(yīng)分頻比的時鐘產(chǎn)生電路，導(dǎo)致時鐘發(fā)生器的硬件開銷較大。

發(fā)明內(nèi)容

本發(fā)明實施例解決的是如何實現(xiàn)對時鐘信號進行任意分頻比的分頻，以降低時鐘發(fā)生器電路的硬件開銷。

為解決上述技術(shù)問題，本發(fā)明實施例提供一種任意分頻比時鐘產(chǎn)生電路，包括：電壓控制電路、第一電荷存儲器、比較器以及第一開關(guān)電路，其中：所述電壓控制電路，設(shè)置在第一電壓源與所述第一電荷存儲器之間，適于以預(yù)設(shè)周期單調(diào)線性增加所述第一電荷存儲器的第一端電壓；所述預(yù)設(shè)周期根據(jù)預(yù)設(shè)時鐘源輸出的原始時鐘信號的頻率設(shè)定；所述第一電荷存儲器，第一端與所述比較器的第一輸入端耦接，第二端的電位為第一電位；所述第一電荷存儲器的電容值由目標分頻比N預(yù)先設(shè)定；所述比較器，第二輸入端與第二電壓源耦接，輸出端與所述第一開關(guān)電路的控制端耦接，所述比較器的輸出信號為所述第二電壓源的輸出電壓與所述第一電荷存儲器的第一端電壓的比較結(jié)果；所述輸出信號為對所述原始時鐘信號進行N分頻后的時鐘信號；N為任意正有理數(shù)；所述第一開關(guān)電路，第一端與所述第一電荷存儲器的第一端耦接，控制端與所述比較器的輸出端耦接，第二端的電位為所述第一電位，適于在所述比較結(jié)果為所述第一電荷存儲器的第一端電壓達到所述第二電壓源的輸出電壓時導(dǎo)通，且所述第一電位對應(yīng)的電壓小于所述第二電壓源的輸出電壓。

可選的，所述時鐘分頻電路還包括：M分頻電路，與所述比較器的輸出端耦接，適于對所述比較器的輸出信號進行M次分頻并輸出。

可選的，所述任意分頻比時鐘產(chǎn)生電路還包括：延遲電路，耦接在所述比較器的輸出端與所述第一開關(guān)電路的控制端之間，適于檢測到所述比較結(jié)果為所述第一電荷存儲器的第一端電壓達到所述第二電壓源的輸出電壓時，延遲預(yù)設(shè)時長后將所述比較結(jié)果對應(yīng)的電平輸出至所述第一開關(guān)電路的控制端；所述預(yù)設(shè)時長不大于所述原始時鐘信號的半周期。