[發明專利]低電壓帶隙基準源電路

在審

• 申請號: 201710668441.2
• 申請日: 2017-08-07
• 公開（公告）號: CN107390758A
• 公開（公告）日: 2017-11-24
• 發明（設計）人: 李天望;姜黎;袁濤;萬鵬
• 申請（專利權）人: 湖南國科微電子股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 長沙市阿凡提知識產權代理有限公司43216
• 代理人: 劉偉

1.一種低電壓帶隙基準源電路，包括負溫度系數電流產生電路，用于產生負溫度系數電流，其特征在于，還包括：

電壓相減電路，用于對所述負溫度系數電流產生的不同溫度系數的電壓進行相減運算；

所述負溫度系數電流產生電路包括：第一PMOS管、第二PMOS管、第一運算放大器、第一三極管以及第一電阻；所述第一PMOS管和所述第二PMOS管的源極分別連接電壓源，所述第一PMOS管的柵極連接所述第二PMOS管的柵極和所述第一運算放大器的輸出端，所述第一PMOS管的漏極連接所述第一三極管的發射極和所述第一運算放大器的負輸入端；所述第二PMOS管的漏極連接所述第一運算放大器的正輸入端和所述第一電阻的一端；所述第一三極管的基極和集電極連接形成二極管形式，所述第一三極管的基極和集電極連接所述第一電阻的另一端并接地；所述第一電阻的另一端接地；

所述電壓相減電路包括：第三PMOS管、第四PMOS管、第二運算放大器、第二電阻、第三電阻以及第二三極管；所述第三PMOS管的源極和所述第四PMOS管的源極分別連接電壓源，所述第三PMOS管的柵極連接所述第一運算放大器的輸出端和所述第四PMOS管的柵極，所述第三PMOS管的漏極連接所述第二三極管的發射極和所述第二運算放大器的正輸入端；所述第四PMOS管的柵極連接所述第一運算放大器的輸出端，所述第四PMOS管的漏極連接所述第二電阻的一端、所述第三電阻的一端以及所述第二運算放大器的負輸入端；所述第二三極管的基極和集電極連接形成二極管形式，所述第二三極管的基極和集電極連接所述第一電阻的另一端并接地；所述第二電阻的另一端接地；所述第三電阻的另一端連接所述第二運算放大器的輸出端。