[發明專利]半導體裝置以及制造該半導體裝置的方法

有效

• 申請號: 201710668355.1
• 申請日: 2017-08-08
• 公開（公告）號: CN107799500B
• 公開（公告）日: 2023-08-18
• 發明（設計）人: 確利和;深谷和秀;小清水亮
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/528;H01L21/60
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 歐陽帆

本發明涉及半導體裝置以及制造該半導體裝置的方法。層間絕緣膜具有通孔。側壁導電層沿著一個通孔的側壁表面布置，并且包含從包括鎢、鈦、氮化鈦、鉭和鉬的群組中選出的一種或多種。第二金屬布線層嵌入在一個通孔中，并且包含鋁。插塞層嵌入在另一個通孔中，并且包含從包括鎢、鈦、氮化鈦、鉭和鉬的群組中選出的一種或多種。

相關申請的交叉引用

在2016年8月29日提交的日本專利申請No.2016-166580的公開內容(包括說明書、附圖和摘要在內)通過引用全部并入本文中。

技術領域

本發明涉及半導體裝置以及制造該半導體裝置的方法。

背景技術

例如，在未經審查的日本專利申請公開No.2001-85520和2002-313913中公開了半導體裝置中的接觸孔和通孔的內部結構。

在未經審查的日本專利申請公開No.2001-85520中，在通孔中形成由鎢制成的側壁，并且此后在該通孔中嵌入另一層鎢。由此，形成由兩個鎢層構成的接觸插塞。

此外，在未經審查的日本專利申請公開No.2002-313913中，將鎢和多晶硅嵌入在通孔中，并由此形成接觸插塞。

發明內容

在未經審查的日本專利申請公開No.2001-85520中，由于接觸孔僅由鎢制成，因而接觸孔中的電阻增加。因此，這個接觸插塞的配置并不適合于既要求對大電流的適應性也要求電阻降低的功率系統電路單元。

此外，在未經審查的日本專利申請公開No.2002-313913中，接觸插塞包含多晶硅。由于多晶硅的電阻為高，這個接觸插塞的配置并不適合于既要求對大電流的適應性也要求電阻降低的功率系統電路部分。當使用鋁來代替多晶硅時，通孔的涂布性能惡化。

本發明的其它待解決的問題和新穎特征將根據本說明書的描述和附圖變得清楚。

已經鑒于上述情況而做出本發明。根據本發明的一個實施例，提供了一種半導體裝置，在該半導體裝置中，絕緣膜具有第一貫通孔和第二貫通孔，第一導電膜具有沿著第一貫通孔的側壁表面布置的第一側壁部分并且包含從包括鎢、鈦、氮化鈦、鉭和鉬的群組中選出的一種或多種，第二導電膜嵌入在第一貫通孔中并且包含鋁，以及第三導電膜嵌入在第二貫通孔中并且包含從包括鎢、鈦、氮化鈦、鉭和鉬的群組中選出的一種或多種。

根據上述本發明的一個實施例，能夠實現具有適合于功率系統電路單元的貫通孔的內部配置的半導體裝置以及制造該半導體裝置的方法。

附圖說明

圖1是例示根據第一實施例的半導體裝置的一個功能示例的框圖。

圖2A是例示根據第一實施例的半導體裝置的一個配置示例的平面視圖。

圖2B是例示根據第一實施例的半導體裝置的一個配置示例的平面視圖。

圖2C是例示根據第一實施例的半導體裝置的一個配置示例的平面視圖。

圖3A是例示圖2中的平面視圖的下層側的一個示例的平面視圖。

圖3B是例示圖2中的平面視圖的下層側的一個示例的平面視圖。

圖4A是例示圖2中的平面視圖的上層側的一個示例的平面視圖。

圖4B是例示圖2中的平面視圖的上層側的一個示例的平面視圖。

圖5A是沿著圖2A中的VA-VA線的截面圖，例示根據第一實施例的半導體裝置的一個配置示例。

圖5B是沿著圖2A中的VB-VB線的截面圖，例示根據第一實施例的半導體裝置的一個配置示例。

圖5C是沿著圖2A中的VC-VC線的截面圖，例示根據第一實施例的半導體裝置的一個配置示例。