[發明專利]數據寫入方法及內存系統

有效

• 申請號: 201710667673.6
• 申請日: 2013-06-29
• 公開（公告）號: CN107577614B
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 夏飛;蔣德鈞;熊勁
• 申請（專利權）人: 華為技術有限公司;中國科學院計算技術研究所
• 主分類號: G06F12/06
• 分類號: G06F12/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種數據寫入方法，適用于至少包括內存控制器與內存設備的內存系統，其特征在于，包括：

所述內存控制器接收高速緩存發送的變化信息，所述變化信息用于指示最后一級緩存LLC中的第一待寫入緩存條中各數據塊的數據是否發生變化，其中，所述第一待寫入緩存條包括至少一個數據塊；

基于所述變化信息，當所述第一待寫入緩存條中的變化數據塊的數量小于突發長度時，所述內存控制器在一個突發長度的時鐘周期內將所述第一待寫入緩存條中的各變化數據塊，以及至少一個第二待寫入緩存條中的變化數據塊對應的列地址與數據發送至所述內存設備，其中，所述至少一個第二待寫入緩存條中的變化數據塊與所述第一待寫入緩存條的變化數據塊的數量之和小于等于所述突發長度，所述第二待寫入緩存條為所述LLC中除所述第一待寫入緩存條之外的待寫入緩存條；

所述內存設備根據所述第一待寫入緩存條的各列地址，以及所述至少一個第二待寫入緩存條的各列地址，對所述第一待寫入緩存條的各變化數據塊以及所述至少一個第二待寫入緩存條的各變化數據塊進行數據寫入。

2.根據權利要求1所述的方法，其特征在于，所述第一待寫入緩存條與所述至少一個第二待寫入緩存條屬于同一個存儲組的相同行。

3.根據權利要求2所述的方法，其特征在于，所述LLC中沒有對所述第一待寫入緩存條與所述至少一個第二待寫入緩存條所屬的行的讀命令。

4.根據權利要求1-3任意一項所述的方法，其特征在于，所述內存設備上設置有所述突發長度數量的列地址緩存與所述突發長度數量的列譯碼器；

所述內存設備根據所述第一待寫入緩存條的各列地址，以及所述至少一個第二待寫入緩存條的各列地址，對所述第一待寫入緩存條的各變化數據塊以及所述至少一個第二待寫入緩存條的各變化數據塊進行數據寫入包括：

所述內存設備根據所述第一待寫入緩存條的各列地址，以及所述至少一個第二待寫入緩存條的各列地址，對所述第一待寫入緩存條的各變化數據塊以及所述至少一個第二待寫入緩存條的各變化數據塊中的每一變化數據塊，采用獨立的列地址緩存與列譯碼器進行所述數據寫入。

5.根據權利要求1-3任意一項所述的方法，其特征在于，還包括：

對于所述變化信息指示的未發生數據變化的非變化數據塊，所述內存控制器不向所述內存設備發送各所述非變化數據塊對應的列地址和各所述非變化數據塊對應的數據。

6.一種內存系統，所述內存系統包括內存控制器與內存設備，其特征在于：

所述內存控制器用于：

接收高速緩存發送的變化信息，所述變化信息用于指示最后一級緩存LLC中的第一待寫入緩存條中各數據塊的數據是否發生變化，其中，所述第一待寫入緩存條包括至少一個數據塊；

基于所述變化信息，當所述第一待寫入緩存條中的變化數據塊的數量小于突發長度時，在一個突發長度的時鐘周期內將所述第一待寫入緩存條中的各變化數據塊，以及至少一個第二待寫入緩存條中的變化數據塊對應的列地址與數據發送至所述內存設備，其中，所述至少一個第二待寫入緩存條中的變化數據塊與所述第一待寫入緩存條的變化數據塊的數量之和小于等于所述突發長度，所述第二待寫入緩存條為所述LLC中除所述第一待寫入緩存條之外的待寫入緩存條；

所述內存設備，用于根據所述第一待寫入緩存條的各列地址，以及所述至少一個第二待寫入緩存條的各列地址，對所述第一待寫入緩存條的各變化數據塊以及所述至少一個第二待寫入緩存條的各變化數據塊進行數據寫入。

7.根據權利要求6所述的內存系統，其特征在于，所述第一待寫入緩存條與所述至少一個第二待寫入緩存條屬于同一個存儲組的相同行。

8.根據權利要求7所述的內存系統，其特征在于，所述LLC中沒有對所述第一待寫入緩存條與所述至少一個第二待寫入緩存條所屬的行的讀命令。