[發明專利]半導體存儲裝置

有效

• 申請號: 201710664482.4
• 申請日: 2017-08-04
• 公開（公告）號: CN108630692B
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 加藤竜也;村越篤;荒井史隆
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L27/11526
• 分類號: H01L27/11526;H01L27/11524
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

本發明的實施方式提供一種高集成度的半導體存儲裝置。實施方式的半導體存儲裝置具備：第1電極膜及第2電極膜，沿著第1方向及第2方向擴展；第1絕緣板，沿著第2方向上相互隔開的兩列而配置，在各列中沿著第1方向間斷地配置；第2絕緣板，設置于兩列間，沿著n列而配置，在各列中沿著第1方向間斷地配置；第3絕緣板，設置于兩列中的一列與由第2絕緣板組成的列之間，沿著第1方向間斷地配置；第1絕緣部件，設置于第1絕緣板與第3絕緣板之間；以及第2絕緣部件，設置于第2絕緣板與第3絕緣板之間。第1電極膜在兩列間被分割為兩個部分。第2電極膜在兩列間被分割為{(n+1)×2}個部分。

[相關申請]

本申請享有以日本專利申請2017-58210號(申請日：2017年3月23日)為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。

技術領域

實施方式涉及一種半導體存儲裝置。

背景技術

以往以來，在半導體存儲裝置中，通過將電路微細化而謀求大容量化。然而，因為微細化技術正趨于極限，所以為了謀求更進一步的大容量化，提出了積層型半導體存儲裝置。積層型半導體存儲裝置是在襯底上設置有在水平方向上延伸的多條配線以及在垂直方向上延伸的多個半導體部件，且在配線與半導體部件之間設置有電荷儲存部件。由此，在配線與半導體部件的每個交叉部分形成有存儲單元晶體管。在這種半導體存儲裝置中，也期望更進一步的高集成化。

發明內容

本發明的實施方式提供一種高集成度的半導體存儲裝置。

實施方式的半導體存儲裝置具備：第1電極膜，沿著第1方向及相對于所述第1方向交叉的第2方向擴展；第2電極膜，設置在相對于所述第1電極膜中的除所述第1方向兩側的第1端部及第2端部以外的部分為與包含所述第1方向及所述第2方向的平面交叉的第3方向側；第1絕緣板，沿著所述第2方向上相互隔開的兩列而配置，在各所述列中沿著所述第1方向間斷地配置，在所述第3方向上貫通所述第1電極膜及所述第2電極膜；第2絕緣板，設置于所述兩列間，沿著所述第2方向上相互隔開的n列(n為1以上的整數)而配置，在各所述列中沿著所述第1方向間斷地配置，在所述第3方向上貫通所述第1電極膜及所述第2電極膜；第3絕緣板，設置于所述兩列中的一列與包含所述第2絕緣板的列之間，沿著所述第1方向間斷地配置，在所述第3方向上貫通所述第1電極膜及所述第2電極膜；第1絕緣部件，設置于所述第1絕緣板與所述第3絕緣板之間，與所述第1絕緣板及所述第3絕緣板相接，在所述第3方向上貫通所述第1電極膜及所述第2電極膜；第2絕緣部件，設置于所述第2絕緣板與所述第3絕緣板之間，與所述第2絕緣板及所述第3絕緣板相接，在所述第3方向上貫通所述第1電極膜及所述第2電極膜；半導體部件，在所述第3方向上延伸；以及電荷儲存部件，設置于所述第1電極膜中的除所述第1端部及所述第2端部以外的部分與所述半導體部件之間。所述第1電極膜在所述兩列間，被所述第2絕緣板、所述第3絕緣板、所述第1絕緣部件及所述第2絕緣部件分割為相互絕緣的兩個部分。所述第2電極膜在所述兩列間，被所述第2絕緣板、所述第3絕緣板、所述第1絕緣部件及所述第2絕緣部件分割為相互絕緣的{(n+1)×2}個部分。

附圖說明

圖1是表示實施方式的半導體存儲裝置的俯視圖。

圖2是基于圖1所示的A-A'線的剖視圖。

圖3是基于圖1所示的B-B'線的剖視圖。

圖4是基于圖1所示的C-C'線的剖視圖。

圖5是圖1的局部放大圖。

圖6(a)表示本實施方式的半導體存儲裝置中的漏極側選擇柵極線的連接關系，(b)表示字線的連接關系。

圖7是表示實施方式的半導體存儲裝置的制造方法的剖視圖。

圖8是表示實施方式的半導體存儲裝置的制造方法的剖視圖。