[發明專利]制造半導體器件的方法

在審

• 申請號: 201710659511.8
• 申請日: 2017-08-04
• 公開（公告）號: CN107689347A
• 公開（公告）日: 2018-02-13
• 發明（設計）人: 河大元;河承錫;洪炳鶴
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/8234
• 分類號: H01L21/8234
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 張波

技術領域

示例實施方式涉及制造半導體器件的方法，更具體地，涉及制造包括鰭式場效應晶體管(FINFET)的半導體器件的方法。

背景技術

半導體器件可以包括包含金屬氧化物半導體場效應晶體管(MOS-FET)的集成電路(IC)。隨著這樣的半導體器件的尺寸和設計規則減小，MOS-FET正越來越被按比例縮小。MOS-FET的尺寸的減小可能導致半導體器件的操作性能劣化。正在進行各種各樣的研究以克服與半導體器件的按比例縮小相關的技術限制并實現半導體器件的高性能。

發明內容

示例實施方式能提供制造能夠改善電特性的半導體器件的方法。

在一些實施方式中，本公開涉及一種制造半導體器件的方法，該方法包括：圖案化襯底以形成有源鰭；在襯底上形成交叉有源鰭的犧牲柵極圖案；去除犧牲柵極圖案以形成暴露有源鰭的間隙區；以及在由間隙區暴露的有源鰭中形成分離區，其中形成分離區包括在暴露的有源鰭中形成氧化物層以及以雜質注入到暴露的有源鰭中而形成雜質區。

在一些實施方式中，本公開涉及一種制造半導體器件的方法，該方法包括：在襯底上形成在第一方向上延伸的有源鰭；在襯底上在垂直于第一方向的第二方向上形成覆蓋有源鰭并彼此間隔開的第一犧牲柵極圖案、第二犧牲柵極圖案和第三犧牲柵極圖案；去除第一犧牲柵極圖案、第二犧牲柵極圖案和第三犧牲柵極圖案以形成暴露有源鰭的部分的第一間隙區、第二間隙區和第三間隙區；僅在有源鰭的由第二間隙區暴露的部分中形成氧化物層，其中第二間隙區設置在第一間隙區與第三間隙區之間；以及形成分別填充第一間隙區、第二間隙區和第三間隙區的第一柵極圖案、第二柵極圖案和第三柵極圖案。

在一些實施方式中，本公開涉及一種制造半導體器件的方法，該方法包括：圖案化襯底以形成從襯底的表面突出的有源鰭；在襯底上在垂直于第一方向的第二方向上形成覆蓋有源鰭并彼此間隔開的第一犧牲柵極圖案、第二犧牲柵極圖案和第三犧牲柵極圖案；去除第一犧牲柵極圖案、第二犧牲柵極圖案和第三犧牲柵極圖案以形成暴露有源鰭的部分的第一間隙區、第二間隙區和第三間隙區；以及在有源鰭的由第二間隙區暴露的部分中形成隔離區，其中形成隔離區包括在有源鰭的由第二間隙區暴露的部分中形成氧化物層。

附圖說明

示例實施方式將由以下結合附圖的簡要描述被更清楚地理解。附圖表示了如在此描述的非限制性的示例實施方式。

圖1A是示出根據示例實施方式的半導體器件的俯視圖。

圖1B是沿圖1A的線I-I'截取的剖視圖。

圖1C是沿圖1A的線II-II'截取的剖視圖。

圖2是示出根據示例實施方式的制造半導體器件的方法的流程圖。

圖3A、4A、5A、6A、7A、8A和9A是示出根據示例實施方式的制造半導體器件的方法的俯視圖。

圖3B、4B、5B、6B、7B、8B和9B分別是沿圖3A、4A、5A、6A、7A、8A和9A的線I-I'截取的剖視圖。

圖3C、4C、5C、6C、7C、8C和9C分別是沿圖3A、4A、5A、6A、7A、8A和9A的線II-II'截取的剖視圖。

圖10A和10B是示出根據示例實施方式的形成用于半導體器件的分離區的方法的分別沿圖9A的線I-I'和II-II'截取的剖視圖。

圖11A和11B是示出根據示例實施方式的形成用于半導體器件的分離區的方法的分別沿圖9A的線I-I'和II-II'截取的剖視圖。

不同的附圖中相似或相同的附圖標記的使用旨在指示相似或相同的元件或特征的存在。

具體實施方式

現在將參照其中示出了示例實施方式的附圖更充分地描述示例實施方式。當在這里使用時，術語“材料連續”和“材料上連續”可以指同時且由相同材料形成的結構、圖案和/或層，而不破壞它們由其所形成的材料的連續性。作為一個示例，處于“材料連續”或“材料上連續”的結構、圖案和/或層可以是均勻的整體結構。

當在這里使用時，描述為“電連接”的項目被配置為使得電信號能從一個項目傳遞到另一項目。因此，物理地連接到無源電絕緣部件(例如印刷電路板的預浸材料層、連接兩個器件的電絕緣粘合劑、電絕緣的底部填充物或模制層等)的無源導電部件(例如導線、焊盤、內部電線等)不被電連接到該部件。此外，彼此“直接電連接”的項目通過諸如例如導線、焊盤、內部電線、穿通通路等的一個或更多個無源元件被電連接。照此，直接電連接的部件不包括通過諸如晶體管或二極管的有源元件而電連接的部件。