[發明專利]半導體元件結構及其制造方法

有效

• 申請號: 201710654840.3
• 申請日: 2017-08-03
• 公開（公告）號: CN109390287B
• 公開（公告）日: 2021-09-21
• 發明（設計）人: 洪慶文
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00;H01L23/498;H01L21/48
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種半導體元件結構，其特征在于，該半導體元件結構包括：

半導體基板，具有主動元件區域與非主動元件區域；

第一介電層，形成于該半導體基板上；

第二介電層，形成于該第一介電層上；

多個高電阻金屬段，形成于該第二介電層中并位于該非主動元件區域內，其中該些高電阻金屬段是彼此分隔開來；

多個虛設堆疊結構，形成于該半導體基板上并位于該非主動元件區域內，其中該些虛設堆疊結構中的至少一個虛設堆疊結構穿過該第一介電層和該第二介電層且位于該些高電阻金屬段中的兩個相鄰的該些高電阻金屬段之間，其中該至少一個虛設堆疊結構的一頂表面與該第二介電層的一頂表面是實質上共平面；

多個連接金屬層，穿過該些高電阻金屬段且延伸至該第一介電層內；以及

金屬連接結構，設置于該第二介電層上，其中該些高電阻金屬段經由該金屬連接結構而彼此電性相連。

2.如權利要求1所述的半導體元件結構，其中該至少一個虛設堆疊結構的該頂表面位于該些高電阻金屬段的一頂表面之上。

3.如權利要求1所述的半導體元件結構，其中該些虛設堆疊結構是電性絕緣于該金屬連接結構。

4.如權利要求1所述的半導體元件結構，其中該第二介電層包括：

緩沖介電層，設置于該第一介電層上；以及

前金屬介電層，設置于該緩沖介電層上，其中該些高電阻金屬段形成于該緩沖介電層上，且該些高電阻金屬段被該前金屬介電層所覆蓋。

5.如權利要求1所述的半導體元件結構，其中各該虛設堆疊結構與該些高電阻金屬段之間相隔一距離，該距離等于或大于70納米且等于或小于500納米。

6.如權利要求1所述的半導體元件結構，還包括：

多個金屬柵極結構，形成于該半導體基板上且位于該主動元件區域內，其中該些金屬柵極結構電連接至該金屬連接結構。

7.如權利要求1所述的半導體元件結構，還包括：

多個淺溝槽隔離結構，埋置于該半導體基板中，其中位于該非主動元件區域內的各該淺溝槽隔離結構分別對應位于各該高電阻金屬段之下。

8.如權利要求1所述的半導體元件結構，其中該些高電阻金屬段以俯視方向具有多個長方形條狀結構，且該些高電阻金屬段是經由該金屬連接結構而彼此并聯電連接。

9.如權利要求1所述的半導體元件結構，還包括：

蝕刻阻障層，形成于該第二介電層上；以及

層間介電層，形成于該蝕刻阻障層上，其中該金屬連接結構包括多個連接插塞，該些連接插塞穿過該蝕刻阻障層和該層間介電層以電連接至該些高電阻金屬段，且該些虛設堆疊結構電性絕緣于該些連接插塞。

10.一種半導體元件結構的制造方法，其特征在于，該半導體元件結構包括的制造方法：

提供一半導體基板，該半導體基板具有主動元件區域與非主動元件區域；

形成一第一介電層于該半導體基板上；

形成一第二介電層于該第一介電層上；

形成多個高電阻金屬段于該第二介電層中并位于該非主動元件區域內，其中該些高電阻金屬段是彼此分隔開來；

形成多個虛設堆疊結構于該半導體基板上并位于該非主動元件區域內，其中該些虛設堆疊結構中的至少一個虛設堆疊結構穿過該第一介電層和該第二介電層且位于該些高電阻金屬段中的兩個相鄰的該些高電阻金屬段之間，其中該至少一個虛設堆疊結構的一頂表面與該第二介電層的一頂表面實質上共平面；以及

形成多個連接金屬層，該些連接金屬層穿過該些高電阻金屬段且延伸至該第一介電層內；以及

形成一金屬連接結構于該第二介電層上，其中該些高電阻金屬段經由該金屬連接結構而彼此電性相連。

11.如權利要求10所述的半導體元件結構的制造方法，其中該至少一個虛設堆疊結構的該頂表面位于該些高電阻金屬段的一頂表面之上。