[發明專利]基于串行閃存的現場可編程門陣列自動配置方法及裝置

在審

• 申請號: 201710654322.1
• 申請日: 2017-08-03
• 公開（公告）號: CN107402793A
• 公開（公告）日: 2017-11-28
• 發明（設計）人: 趙世赟
• 申請（專利權）人: 深圳市紫光同創電子有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445;G06F13/42
• 代理公司: 廣東廣和律師事務所44298
• 代理人: 吳彬

1.一種基于串行閃存的現場可編程門陣列自動配置方法，其特征在于，包括：

將現場可編程門陣列與串行閃存互連，并封裝于同一個FPGA芯片中；

所述FPGA芯片上電后，現場可編程門陣列從串行閃存自動加載配置數據。

2.根據權利要求1所述的一種基于串行閃存的現場可編程門陣列自動配置方法，其特征在于，所述將現場可編程門陣列與串行閃存互連包括：

現場可編程門陣列的時鐘輸出端口SCK連接串行閃存的時鐘輸入端口；現場可編程門陣列的片選輸出端口SS_N連接串行閃存的片選輸入端口；現場可編程門陣列的數據輸出端口MOSI連接串行閃存的數據輸入端口；現場可編程門陣列的數據輸入端口MISO連接串行閃存的數據輸出端口。

3.根據權利要求2所述的一種基于串行閃存的現場可編程門陣列自動配置方法，其特征在于，所述FPGA芯片上電后，現場可編程門陣列從串行閃存自動加載配置數據包括：

FPGA芯片上電后，現場可編程門陣列的片選輸出端口信號SS_N由1變為0，選中所述串行閃存；

在預設的第一時間段內，現場可編程門陣列通過數據輸出端口MOSI，將串行閃存的快速讀操作的操作碼依次串行發送給串行閃存；

在預設的第二時間段內，現場可編程門陣列通過數據輸出端口MOSI，將用于讀取串行閃存內容的24位起始地址依次串行發送給串行閃存；

根據所述起始地址，將串行閃存的內容通過數據輸入端口MISO發送至現場可編程門陣列；

現場可編程門陣列接收完所述串行閃存的內容后，將片選輸出端口信號SS_N由0變為1，釋放所述串行閃存。

4.根據權利要求3所述的一種基于串行閃存的現場可編程門陣列自動配置方法，其特征在于，所述預設的第一時間段為8個時鐘周期；所述預設的第二時間段為24個時鐘周期。

5.根據權利要求3所述的一種基于串行閃存的現場可編程門陣列自動配置方法，其特征在于，所述將串行閃存的快速讀操作的操作碼依次串行發送給串行閃存具體為：

將串行閃存的快速讀操作的操作碼按照操作碼高位到低位的順序依次串行發送給串行閃存；

所述將用于讀取串行閃存內容的24位起始地址依次串行發送給串行閃存具體為：

將用于讀取串行閃存內容的24位起始地址按照地址高位到低位的順序依次串行發送給串行閃存。

6.一種基于串行閃存的現場可編程門陣列自動配置裝置，其特征在于，包括：

互連封裝模塊，用于將現場可編程門陣列與串行閃存互連，并封裝于同一個FPGA芯片中；

自動配置模塊，用于所述FPGA芯片上電后，現場可編程門陣列從串行閃存自動加載配置數據。

7.根據權利要求6所述的一種基于串行閃存的現場可編程門陣列自動配置裝置，其特征在于，所述互連封裝模塊包括：

現場可編程門陣列的時鐘輸出端口SCK連接串行閃存的時鐘輸入端口；現場可編程門陣列的片選輸出端口SS_N連接串行閃存的片選輸入端口；現場可編程門陣列的數據輸出端口MOSI連接串行閃存的數據輸入端口；現場可編程門陣列的數據輸入端口MISO連接串行閃存的數據輸出端口。

8.根據權利要求7所述的一種基于串行閃存的現場可編程門陣列自動配置裝置，其特征在于，所述自動配置模塊包括：

片選單元，用于FPGA芯片上電后，現場可編程門陣列的片選輸出端口信號SS_N由1變為0，選中所述串行閃存；

操作碼發送單元，用于在預設的第一時間段內，現場可編程門陣列通過數據輸出端口MOSI，將串行閃存的快速讀操作的操作碼依次串行發送給串行閃存；

起始地址發送單元，用于在預設的第二時間段內，現場可編程門陣列通過數據輸出端口MOSI，將用于讀取串行閃存內容的24位起始地址依次串行發送給串行閃存；

數據傳輸單元，用于根據所述起始地址，將串行閃存的內容通過數據輸入端口MISO發送至現場可編程門陣列；

釋放單元，用于現場可編程門陣列接收完所述串行閃存的內容后，將片選輸出端口信號SS_N由0變為1，釋放所述串行閃存。

9.根據權利要求8所述的一種基于串行閃存的現場可編程門陣列自動配置裝置，其特征在于，所述預設的第一時間段為8個時鐘周期；所述預設的第二時間段為24個時鐘周期。

10.根據權利要求8所述的一種基于串行閃存的現場可編程門陣列自動配置裝置，其特征在于，所述操作碼發送單元具體為：

將串行閃存的快速讀操作的操作碼按照操作碼高位到低位的順序依次串行發送給串行閃存；

所述起始地址發送單元具體為：

將用于讀取串行閃存內容的24位起始地址按照地址高位到低位的順序依次串行發送給串行閃存。