[發(fā)明專利]半導(dǎo)體存儲(chǔ)裝置以及數(shù)據(jù)寫入方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710644944.6
• 申請(qǐng)日: 2017-08-01
• 公開（公告）號(hào): CN108573732B
• 公開（公告）日: 2022-02-18
• 發(fā)明（設(shè)計(jì)）人: 清水直樹
• 申請(qǐng)（專利權(quán)）人: 鎧俠股份有限公司
• 主分類號(hào): G11C16/34
• 分類號(hào): G11C16/34;G06F11/10
• 代理公司: 北京市中咨律師事務(wù)所 11247
• 代理人: 劉靜;段承恩

1.一種半導(dǎo)體存儲(chǔ)裝置，其中，

具備：

存儲(chǔ)器單元陣列，其包含多個(gè)存儲(chǔ)器單元；

ECC電路，其包括編碼器和譯碼器，所述編碼器在向所述多個(gè)存儲(chǔ)器單元寫入從外部輸入的寫入數(shù)據(jù)的情況下生成糾錯(cuò)碼，所述譯碼器在從所述多個(gè)存儲(chǔ)器單元讀出數(shù)據(jù)的情況下基于所述糾錯(cuò)碼進(jìn)行從所述多個(gè)存儲(chǔ)器單元讀出的所述數(shù)據(jù)的糾正處理，所述ECC電路是錯(cuò)誤檢查和糾正電路；

頁緩沖器，其能夠存儲(chǔ)所述寫入數(shù)據(jù)、通過所述糾正處理糾正后的糾正數(shù)據(jù)以及已在所述糾正處理中使用的所述糾錯(cuò)碼；以及

多路復(fù)用器，其第1輸入端子連接于所述編碼器，第2輸入端子連接于所述頁緩沖器，輸出端子連接于所述存儲(chǔ)器單元陣列，在向所述多個(gè)存儲(chǔ)器單元寫入所述寫入數(shù)據(jù)的情況下第1輸入端子被選擇，在向所述多個(gè)存儲(chǔ)器單元寫入所述糾正數(shù)據(jù)的情況下第2輸入端子被選擇，

寫入工作包括第1工作、第2工作和第3工作，所述第1工作和所述第2工作被連續(xù)地執(zhí)行，所述第1工作是從所述多個(gè)存儲(chǔ)器單元讀出所述數(shù)據(jù)的工作，所述第2工作是向所述多個(gè)存儲(chǔ)器單元寫入所述糾正數(shù)據(jù)以及已在所述糾正處理中使用的所述糾錯(cuò)碼的工作，所述第3工作是向所述多個(gè)存儲(chǔ)器單元寫入所述寫入數(shù)據(jù)以及基于所述寫入數(shù)據(jù)生成的糾錯(cuò)碼的工作。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中，

讀出工作包括所述第1工作和所述第2工作，所述第1工作和所述第2工作被連續(xù)地執(zhí)行。

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其中，

所述第1工作包括進(jìn)行從所述多個(gè)存儲(chǔ)器單元讀出的所述數(shù)據(jù)的所述糾正處理的工作、和向所述頁緩沖器保存所述糾正數(shù)據(jù)以及已在所述糾正處理中使用的所述糾錯(cuò)碼的工作。

4.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其中，

所述第1工作以及所述第2工作針對(duì)所述存儲(chǔ)器單元陣列的相同地址來進(jìn)行。

5.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其中，

所述第2工作在已在所述第1工作中通過所述糾正處理對(duì)從所述多個(gè)存儲(chǔ)器單元讀出的所述數(shù)據(jù)進(jìn)行了糾正的情況下進(jìn)行。

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中，

所述第1工作包括進(jìn)行從所述多個(gè)存儲(chǔ)器單元讀出的所述數(shù)據(jù)的所述糾正處理的工作、和向所述頁緩沖器保存所述糾正數(shù)據(jù)以及已在所述糾正處理中使用的所述糾錯(cuò)碼的工作。

7.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中，

所述第1工作、所述第2工作以及所述第3工作針對(duì)所述存儲(chǔ)器單元陣列的相同地址來進(jìn)行。

8.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中，

所述第1輸入端子經(jīng)由所述編碼器連接于所述頁緩沖器，所述第2輸入端子不經(jīng)由所述編碼器地連接于所述頁緩沖器。

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中，

所述半導(dǎo)體存儲(chǔ)裝置還具備信號(hào)生成電路，該信號(hào)生成電路根據(jù)所述寫入數(shù)據(jù)的寫入以及所述糾正數(shù)據(jù)的寫入來生成用于控制多路復(fù)用器的控制信號(hào)。

10.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中，

還具備：

選擇電路，其選擇與所述多個(gè)存儲(chǔ)器單元連接的多條位線以及多條源線；

讀出放大器，其從所述多個(gè)存儲(chǔ)器單元讀出所述數(shù)據(jù)；以及

寫驅(qū)動(dòng)器，其對(duì)所述多個(gè)存儲(chǔ)器單元施加寫入電壓，

所述譯碼器的輸入端子經(jīng)由所述選擇電路以及所述讀出放大器連接于所述多個(gè)存儲(chǔ)器單元，

所述多路復(fù)用器的輸出端子經(jīng)由所述寫驅(qū)動(dòng)器以及所述選擇電路連接于所述多個(gè)存儲(chǔ)器單元。

11.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中，

所述存儲(chǔ)器單元包含磁阻效應(yīng)元件，所述磁阻效應(yīng)元件是MTJ元件即磁隧道結(jié)元件。