[發(fā)明專利]一種單個(gè)測(cè)試芯片實(shí)現(xiàn)多個(gè)IP芯片測(cè)試的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710640096.1
• 申請(qǐng)日: 2017-07-31
• 公開(kāi)（公告）號(hào): CN107271888A
• 公開(kāi)（公告）日: 2017-10-20
• 發(fā)明（設(shè)計(jì)）人: 武建宏
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)31237
• 代理人: 智云

1.一種單個(gè)測(cè)試芯片實(shí)現(xiàn)多個(gè)IP芯片測(cè)試的方法，其特征在于，包括下列步驟：

根據(jù)MPW中位置固定測(cè)試芯片的面積與各個(gè)管腳的坐標(biāo)；

將測(cè)試芯片各個(gè)管腳連接不同的被測(cè)IP芯片；

按照預(yù)設(shè)的順序?qū)χ付ǖ腎P芯片進(jìn)行測(cè)試評(píng)價(jià)；

當(dāng)完成一個(gè)IP芯片測(cè)試評(píng)價(jià)后，對(duì)當(dāng)前IP芯片連接的管腳進(jìn)行斷開(kāi)連接；

按照預(yù)設(shè)的順序?qū)ο乱粋€(gè)指定的IP芯片進(jìn)行測(cè)試評(píng)價(jià)。

2.根據(jù)權(quán)利要求1所述的單個(gè)測(cè)試芯片實(shí)現(xiàn)多個(gè)IP芯片測(cè)試的方法，其特征在于，所述IP芯片和各個(gè)管腳之間通過(guò)電編程熔絲進(jìn)行連接。

3.根據(jù)權(quán)利要求2所述的單個(gè)測(cè)試芯片實(shí)現(xiàn)多個(gè)IP芯片測(cè)試的方法，其特征在于，所述管腳斷開(kāi)連接步驟為當(dāng)完成一個(gè)IP芯片測(cè)試評(píng)價(jià)后，對(duì)當(dāng)前IP芯片連接的電編程熔絲進(jìn)行燒寫操作。

4.根據(jù)權(quán)利要求3所述的單個(gè)測(cè)試芯片實(shí)現(xiàn)多個(gè)IP芯片測(cè)試的方法，其特征在于，所述燒寫操作為通過(guò)ESD泄放保護(hù)電路，在電源上置低電平，在IP芯片輸入通道上設(shè)置高電平，對(duì)電編程熔絲燒斷連接。

5.根據(jù)權(quán)利要求2所述的單個(gè)測(cè)試芯片實(shí)現(xiàn)多個(gè)IP芯片測(cè)試的方法，其特征在于，該方法將需要測(cè)試評(píng)價(jià)的第二個(gè)及之后的IP芯片的電源與地之間用電編程熔絲進(jìn)行連接。

6.根據(jù)權(quán)利要求5所述的單個(gè)測(cè)試芯片實(shí)現(xiàn)多個(gè)IP芯片測(cè)試的方法，其特征在于，對(duì)第二個(gè)及之后的IP芯片進(jìn)行測(cè)試評(píng)價(jià)時(shí)，當(dāng)前IP芯片的電源上加高壓，電源與地之間的電編程熔絲被燒斷，當(dāng)前IP芯片被激活開(kāi)始測(cè)試評(píng)價(jià)。

7.根據(jù)權(quán)利要求1所述的單個(gè)測(cè)試芯片實(shí)現(xiàn)多個(gè)IP芯片測(cè)試的方法，其特征在于，按照預(yù)設(shè)的順序?qū)χ付ǖ腎P芯片進(jìn)行測(cè)試評(píng)價(jià)時(shí)，其他IP芯片的電源接0電平。