[發明專利]微影圖案化方法

在審

• 申請號: 201710638389.6
• 申請日: 2017-07-31
• 公開（公告）號: CN108957958A
• 公開（公告）日: 2018-12-07
• 發明（設計）人: 王筱姍;劉朕與;張慶裕;林進祥
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G03F7/20
• 分類號: G03F7/20;H01L21/82
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 馮志云;王芝艷

提供一種微影圖案化的方法，包括形成材料層于基板上，其中材料層可溶于溶劑中；形成阻擋層于材料層上；以及形成光阻層于阻擋層上，其中光阻層包含光敏材料，且光敏材料溶于溶劑中。上述方法亦包含曝光光阻層；以及在顯影劑中顯影光阻層。

技術領域

本發明實施例關于半導體裝置的制作方法，更特別關于采用阻擋層以隔離有機層與其上的其他層，且其他層可能會部份溶解有機層(若直接接觸)。

背景技術

半導體集成電路產業已經歷指數成長。集成電路材料與設計的技術進步，使每一代的集成電路均比前一代的集成電路具有更小且更復雜的電路。在集成電路的演進中，功能密度(如單位芯片面積的內連線裝置數目)通常隨著幾何尺寸(如制程所能形成的最小構件或線路)縮小而增加。制程尺寸縮小通常有利于增加產能并降低相關成本。上述制程尺寸縮小亦會增加集成電路的制程復雜性。

幾何尺寸縮小導致半導體制程中的挑戰。舉例來說，有機層作為微影制程中的下方層時，其組成(如單體或高分子)會溶解于涂布其上的另一層(比如中間層或光阻層)中，造成不同材料層之間的混合邊界。當幾何尺寸持續縮小時制程容忍度會下降，而混合邊界會限制制程容許范圍(比如曝光或蝕刻的制程容許范圍)，并進一步限制微影制程形成的光阻圖案的關鍵尺寸。

如此一來，現有的微影制程方法一般適用于其發展目的，但無法完全適用于每一領域。目前亟需解決上述問題的微影方法。

發明內容

本發明一實施例提供的微影方法，包括：形成下方層于基板上；形成含硅中間層于下方層上，其中含硅中間層具有熱酸產生組成；形成光敏層于含硅中間層上；對光敏層進行曝光制程；以及顯影光敏層，以形成圖案化的光敏層。

附圖說明

圖1是本發明多種實施例中，微影圖案化方法的流程圖。

圖2A、2B、2C-1、2C-2、2D、2E-1、2E-2、2F、2G、2H、2I、與2J是一些實施例中，依據圖1的方法形成目標圖案的制程剖視圖。

圖3A與3B是一些實施例中，阻擋層中的材料組成。

【符號說明】

h1、h2 厚度

Ra 光切換單體

Rc 調整單體

Rg 反應性單體

100 方法

102、104、106、108、110、112、114、116、118、120、122 步驟

200 半導體裝置

202 基板

204 圖案化層

206 有機層

206a、206b、208a、208b、210a、210b 部份