[發明專利]集成電路以及其制作方法

在審

• 申請號: 201710628490.3
• 申請日: 2017-07-28
• 公開（公告）號: CN109309085A
• 公開（公告）日: 2019-02-05
• 發明（設計）人: 邱久容;林宏展;陳禹鈞
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/04;H01L29/92
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種集成電路以及其制作方法。該集成電路包括第一絕緣層、底板、第一圖案化介電層、中板、第二圖案化介電層與上板。第一圖案化介電層設置于底板上。中板設置于第一圖案化介電層上。部分的底板、至少部分的第一圖案化介電層與至少部分的中板設置于貫穿第一絕緣層的第一溝槽中。底板、第一圖案化介電層與中板構成第一金屬?絕緣層?金屬電容器。第二圖案化介電層設置于中板上。上板設置于第二圖案化介電層上。中板、第二圖案化介電層與上板構成第二金屬?絕緣層?金屬電容器，且底板與上板電連接。

技術領域

本發明涉及一種集成電路以及其制作方法，尤其是涉及一種具有金屬-絕緣層-金屬(metal-insulator-metal，MIM)電容器的集成電路以及其制作方法。

背景技術

在現代社會中，由集成電路(integrated circuit，IC)所構成的微處理系統早已被普遍應用于生活中的各個層面，許多電子設備例如個人電腦、移動電話、家電用品等均有集成電路的應用。隨著科技的日益精進以及各種新興電子產品的持續開發，集成電路在設計上也朝向多元化、精密化、小型化等方向發展。

在目前的電子產品中，大多是以各種半導體技術在硅基底上形成電路元件，例如金屬氧化物半導體晶體管(metal oxide semiconductor transistor，MOS transistor)、電容器(capacitor)或電阻器(resistor)等。各種電路元件可彼此電連接而形成復雜的電路系統。一般而言，電容結構可由一上電極、一介電層以及一下電極所構成。傳統的電容結構是設置在硅基底以上的金屬層間介電層(inter-metal dielectric layer，IMD layer)中，且具有「金屬-絕緣層-金屬(metal-insulator-metal，MIM)」的結構。然而，隨著電子產品的功能與效能要求持續增加，集成電路的復雜度與集成度也相對地升高，導致能形成電容結構的空間逐漸縮小，也因此限制了電容值的大小，造成在集成電路設計上的困難。

發明內容

本發明提供了一種集成電路以及其制作方法，在一溝槽中形成具有底板、第一圖案化介電層以及中板所構成的第一金屬-絕緣層-金屬(metal-insulator-metal，MIM)電容器，并于中板上形成第二圖案化介電層與上板而構成第二金屬-絕緣層-金屬電容器，由此達到提升電容值與電容密度的效果。

本發明的一實施例提供一種集成電路，包括一第一絕緣層、一底板、一第一圖案化介電層、一中板、一第二圖案化介電層以及一上板。一第一溝槽貫穿第一絕緣層。底板部分設置于第一絕緣層上且部分設置于第一溝槽中。第一圖案化介電層設置于底板上，且至少部分的第一圖案化介電層設置于第一溝槽中。中板設置于第一圖案化介電層上，且至少部分的中板設置于第一溝槽中。底板、第一圖案化介電層以及中板構成一第一金屬-絕緣層-金屬電容器。第二圖案化介電層設置于中板上。上板設置于第二圖案化介電層上。中板、第二圖案化介電層以及上板構成一第二金屬-絕緣層-金屬電容器，且底板與上板電連接。

本發明的一實施例提供一種集成電路的制作方法，包括下列步驟。首先，形成一第一溝槽貫穿一第一絕緣層。形成一底板，底板部分形成于第一絕緣層上且部分形成于第一溝槽中。在底板上形成一第一圖案化介電層，且至少部分的第一圖案化介電層形成于第一溝槽中。在第一圖案化介電層上形成一中板，且至少部分的中板形成于第一溝槽中。底板、第一圖案化介電層以及中板形成一第一金屬-絕緣層-金屬電容器。在中板上形成一第二圖案化介電層，且于第二圖案化介電層上形成一上板。中板、第二圖案化介電層以及上板形成一第二金屬-絕緣層-金屬電容器，且底板與上板電連接。

附圖說明

圖1為本發明第一實施例的集成電路的示意圖；

圖2至圖7為本發明第一實施例的集成電路的制作方法示意圖，其中

圖2為圖1之后的狀況示意圖；

圖3為圖2之后的狀況示意圖；