[發明專利]芯片封裝結構及其制造方法

有效

• 申請號: 201710622346.9
• 申請日: 2017-07-27
• 公開（公告）號: CN107808855B
• 公開（公告）日: 2020-09-01
• 發明（設計）人: 徐宏欣;林南君
• 申請（專利權）人: 力成科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L25/07;H01L23/498;H01L23/528
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 馬雯雯;臧建明

本發明提供一種芯片封裝結構，其包括半導體元件、多個導電柱、密封體以及重布線路層。半導體元件包括多個接墊。導電柱形成于接墊上，其中各個導電柱為包括頂表面以及底表面的實心柱，且頂表面的直徑與底表面的直徑基本上相同。密封體包覆半導體元件以及導電柱，其中密封體暴露出各個導電柱的頂表面。重布線路層形成于密封體上，且重布線路層與導電柱電性連接。本發明另提供其制造方法。

技術領域

本發明涉及一種芯片封裝結構及其制造方法，尤其涉及一種堆疊型(stackedtype)的芯片封裝結構及其制造方法。

背景技術

近年來，一種稱之為內裝芯片基板(substrate with a built-in chip)的半導體元件已受到很大關注，其是將芯片及其類似物埋入由樹脂等制成的基板及其類似物以及半導體元件中，并且將絕緣層以及線路層形成于芯片上。在具有內裝芯片基板的半導體元件中，必須將芯片埋入絕緣層中，并且通過在絕緣層中形成通孔(via hole)，以將位于芯片上的接墊電性連接至外部端子。

一般而言，通常是通過使用激光光束以形成通孔。在這種情況下，激光光束通過絕緣層，并且由鋁或類似物所制成的芯片接墊可以于激光光的照射下而被分開。如此一來，會對具有半導體芯片的元件造成破壞性的損壞。

發明內容

本發明提供一種芯片封裝結構，其具有良好的可靠性(reliability)、較低的生產成本以及較薄的整體厚度。

本發明更提供一種芯片封裝結構的制造方法，其提升了堆疊型芯片封裝結構的可靠性及產量，并且降低了堆疊型芯片封裝結構的生產成本以及整體厚度。

本發明提供一種芯片封裝結構，其包括第一半導體元件、多個第一導電柱，第一密封體以及第一重布線路層。第一半導體元件包括多個第一接墊。第一導電柱設置于第一接墊上，其中各個第一導電柱為包括頂表面及底表面的實心圓柱，且頂表面的直徑基本上與底表面的直徑相同。第一密封體包覆第一半導體元件以及第一導電柱，其中第一密封體暴露出各個第一導電柱的頂表面。第一重布線路層設置于第一密封體上且電性連接至第一導電柱。

本發明提供一種芯片封裝結構的制造方法，所述方法包括以下步驟。設置第一半導體元件于第一載板上，其中第一半導體元件包括第一主動面以及設置于第一主動面上的多個第一接墊。形成多個第一導電柱于第一接墊上，其中各個第一導電柱為包括頂表面及底表面的實心圓柱，且頂表面的直徑基本上與底表面的直徑相同。形成第一密封體以包覆第一半導體元件以及第一導電柱，其中第一密封體暴露出各個第一導電柱的頂表面。形成第一重布線路層于第一密封體上，其中第一重布線路層電性連接至第一導電柱。移除第一載板。

基于上述，在本發明中，至少一個半導體元件設置于第一載板上，且導電柱形成于半導體元件上。然后，形成密封體以包覆半導體元件并暴露出導電柱的頂表面，且形成重布線路層于密封體上以電性連接半導體元件。然后，于重布線路層上堆疊多個半導體元件，且可以重復形成導電柱/貫通柱、密封體以及重布線路層的步驟，以形成堆疊型芯片封裝結構。如此一來，可以進一步減小芯片封裝結構的厚度，且可以省略通過激光鉆孔形成用于半導體元件的導通孔(conductive vias)的處理，從而降低芯片封裝結構的制造成本。此外，由于于此省略了激光鉆孔處理，從而可以避免因激光引起的對半導體元件的接墊的損壞。除此之外，本發明的導電柱是預先形成于半導體元件上的實心圓柱，而通過激光處理所形成的通孔為內部具有空隙的錐形。因此，導電柱可以具有較好的電性，并且可以減小任何兩相鄰的導電柱之間的間隙。

附圖說明

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

圖1至圖7是依據本發明一實施例的芯片封裝結構的制造方法的剖面示意圖；

圖8是依據本發明一實施例的芯片封裝結構的剖面示意圖；

圖9是依據本發明一實施例的芯片封裝結構的剖面示意圖；