[發(fā)明專利]芯片封裝結(jié)構(gòu)及其制造方法

有效

• 申請?zhí)枺?/td>: 201710622346.9
• 申請日: 2017-07-27
• 公開（公告）號: CN107808855B
• 公開（公告）日: 2020-09-01
• 發(fā)明（設計）人: 徐宏欣;林南君
• 申請（專利權(quán)）人: 力成科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L25/07;H01L23/498;H01L23/528
• 代理公司: 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205
• 代理人: 馬雯雯;臧建明

1.一種芯片封裝結(jié)構(gòu)，其特征在于，包括：

第一半導體元件，具有第一主動面，且所述第一半導體元件包括位于所述第一主動面上的多個第一接墊；

多個第一導電柱，形成于所述多個第一接墊上，其中各個所述多個第一導電柱為包括第一頂表面以及第一底表面的實心柱，且所述第一頂表面的尺寸與所述第一底表面的尺寸基本上相同；

第二半導體元件，配置于所述第一主動面上，其中所述第二半導體元件包括：

芯片，所述芯片的接墊面向遠離所述第一半導體元件；

模封材料，包覆所述芯片；以及

重布線路，形成于所述模封材料上，且所述重布線路與所述芯片電性連接；

多個第二導電柱，形成于所述第二半導體元件上，其中各個所述多個第二導電柱為包括第二頂表面以及第二底表面的實心圓柱；

第一密封體，包覆所述第一半導體元件、所述多個第一導電柱、所述第二半導體元件以及所述多個第二導電柱，其中：

所述第一密封體暴露出各個所述多個第一導電柱的所述第一頂表面；

所述第一密封體暴露出各個所述多個第二導電柱的所述第二頂表面；且

各個所述多個第一導電柱的所述第一頂表面、各個所述多個第二導電柱的所述第二頂表面以及所述第一密封體的頂表面共面；

第一重布線路層，形成于所述第一密封體上，且所述第一重布線路層與所述多個第一導電柱以及所述多個第二導電柱電性連接，以使所述第二半導體元件經(jīng)由所述多個第二導電柱、所述第一重布線路層以及所述多個第一導電柱電性連接所述第一半導體元件；

第三半導體元件，配置于所述第一重布線路層上；

多個第三導電柱，形成于所述第三半導體元件上且電性連接所述第三半導體元件，其中各個所述多個第三導電柱為實心圓柱；

多個貫通柱，形成于所述第一重布線路層上，其中各個所述多個貫通柱為實心圓柱；以及

第二密封體，包覆所述第三半導體元件、所述多個第三導電柱以及所述多個貫通柱，其中所述第二密封體暴露出各個所述多個第三導電柱的上表面以及各個所述多個貫通柱的上表面。

2.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括：

第四半導體元件，配置于所述第三半導體元件上；

多個第四導電柱，形成于所述第四半導體元件上且電性連接所述第四半導體元件，其中各個所述多個第四導電柱為實心圓柱，其中所述第二密封體包覆所述第四半導體元件以及所述多個第四導電柱，且所述第二密封體暴露出各個所述多個第四導電柱的上表面；以及

第二重布線路層，形成于第二密封體上，且所述第二重布線路層與所述多個第三導電柱、所述多個貫通柱以及所述多個第四導電柱電性連接。