[發明專利]整平劑、含其的金屬電鍍組合物、制備方法及應用

有效

• 申請號: 201710611928.7
• 申請日: 2017-07-25
• 公開（公告）號: CN107326404B
• 公開（公告）日: 2018-11-16
• 發明（設計）人: 王溯;施立琦;高學朋
• 申請（專利權）人: 上海新陽半導體材料股份有限公司
• 主分類號: C25D3/02
• 分類號: C25D3/02
• 代理公司: 上海弼興律師事務所 31283
• 代理人: 薛琦;袁紅

本發明公開了一種整平劑、含其的金屬電鍍組合物、制備方法及應用。所述金屬電鍍組合物的原料包括金屬電鍍液和整平劑；所述金屬電鍍液包括銅鹽、酸性電解質、鹵離子源和水；所述整平劑的制備方法包括以下步驟：在第二有機溶劑中，將一個或多個RX和一種或多種式I化合物進行反應，即可。本發明的金屬電鍍組合物可用于印刷電路板電鍍和集成電路銅互連電鍍工藝中，可實現無空洞和缺陷、鍍層雜質低、均鍍性佳、結構致密、表面粗糙度小的效果，具有較好的工業應用價值。

技術領域

本發明屬于半導體材料領域，具體地，涉及一種整平劑、含其的金屬電鍍組合物、制備方法及應用。

背景技術

隨著超大規模集成電路(VLSI)和特大規模集成電路(ULSI)的發展，集成度不斷提高，電路元件越來越密集，芯片互連成為影響芯片性能的關鍵因素。這些互連結構的可靠性對VLSI和ULSI的成功和電路密度的提高起著非常重要的作用。然而，由于電路系統的尺寸限制，VLSI和ULSI技術中互連線的尺寸縮小對加工能力提出了額外的要求。這種要求包括多層面、高深寬比結構特征的精確加工等。

隨著電路密度增加，互連線的線寬、接觸通孔大小及其他特征尺寸都將隨之減小，而介電層的厚度卻不能隨之等比例的縮小，結果就是特征深寬比增大。其次，在集成電路后道工藝中，銅已經逐漸取代鋁成為超大規模集成電路互連中的主流互連技術所用材料。在目前的芯片制造中，芯片的布線和互連幾乎全部是采用銅鍍層。

銅具有比鋁更低的電阻率(低約35％)和更高的抗電遷移能力(約為鋁的2倍)，且銅具有良好的導熱性，這對于多層面的集成更高電路密度和電流密度的器件非常有利。銅可以通過電鍍、噴鍍、物理氣相沉積和化學氣相沉積生長在基片上。通常認為采用電鍍形式的鑲嵌工藝(大馬士革工藝)是制備銅互連線的最佳方法。銅大馬士革工藝通過電鍍的形式，可以填充微納米級的深孔，具有沉積速度快、成本低等特點。

然而隨著集成電路技術節點不斷往前推進，對納米級孔洞的填充要求越來越嚴格。各國研發人員爭相研究可實現無空洞和缺陷、鍍層雜質低、均鍍性佳、結構致密、表面粗糙度小的電鍍方法、電鍍液及添加劑。

一般來說，用于銅鍍的整平劑提供跨越襯底表面的沉積物的更好的調平，但往往會損害電鍍浴的均鍍能力。均鍍能力被定義為孔中心銅沉積物厚度與其表面處厚度的比率。

專利CN105683250A中公開了一種包含咪唑結構的聚合物類整平劑，其可用于解決PCB電鍍的均鍍問題，但將其應用于納米級大馬士革銅互連電鍍中，效果不佳。

因此，亟需開發一種可實現無空洞和缺陷、鍍層雜質低、均鍍性佳、結構致密、表面粗糙度小效果的金屬電鍍組合物。

發明內容

本發明的目的是解決本領域缺乏一種可實現無空洞和缺陷、鍍層雜質低、均鍍性佳、結構致密、表面粗糙度小效果的金屬電鍍組合物的問題，而提供了一種整平劑、含其的金屬電鍍組合物、制備方法及應用。所述的金屬電鍍組合物用于印刷電路板電鍍和集成電路銅互連電鍍工藝中，可實現無空洞和缺陷、鍍層雜質低、均鍍性佳、結構致密、表面粗糙度小，具有較好的工業應用價值。

本發明是通過以下技術方案來解決上述技術問題的。

本發明第一方面提供了一種聚合物作為整平劑在制備金屬電鍍組合物中的應用；其中，所述聚合物由下述方法制得，所述的方法包括以下步驟：在第二有機溶劑中，將一個或多個RX和一種或多種具有式I結構的化合物進行反應，即可；