[發明專利]一種深度神經網絡運算系統及方法

在審

• 申請號: 201710611302.6
• 申請日: 2017-07-25
• 公開（公告）號: CN107341545A
• 公開（公告）日: 2017-11-10
• 發明（設計）人: 李磊
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 羅滿

技術領域

本發明涉及深度神經網絡加速計算領域，特別涉及一種深度神經網絡運算系統及方法。

背景技術

GPU通用計算技術發展已經引起業界不少的關注，事實也證明在浮點運算、并行計算等部分計算方面，GPU可以提供數十倍乃至于上百倍于CPU的性能。GPU通用計算方面的標準目前有OpenCL(Open Computing Language，開放運算語言)、CUDA(Compute Unified Device Architecture)、ATI STREAM。其中，OpenCL是第一個面向異構系統通用目的并行編程的開放式、免費標準，也是一個統一的編程環境，便于軟件開發人員為高性能計算服務器、桌面計算系統、手持設備編寫高效輕便的代碼，而且廣泛適用于多核心處理器(CPU)、圖形處理器(GPU)、Cell類型架構以及數字信號處理器(DSP)等其他并行處理器，在游戲、娛樂、科研、醫療等各種領域都有廣闊的發展前景。

目前對深度神經網絡的加速方法通常采用GPU加速方法，其高度優化的計算庫cudnn及高性能的GPU并行處理架構，使得深度神經網絡在GPU平臺上的加速性能十分優越，但其高耗電量造成能耗比很低，也是極大的弊端。

發明內容

有鑒于此，本發明的目的在于提供一種深度神經網絡運算系統及方法，以降低耗電量，提高能耗比，降低運行成本。其具體方案如下：

一種深度神經網絡運算系統，包括：

CPU，用于接收目標數據，利用深度神經網絡進行處理，得到深度神經網絡的輸入層數據；

FPGA，用于利用深度神經網絡中的GEMM計算節點和并行運算程序執行推算環節，計算所述輸入層數據，得到計算結果。

可選的，所述FPGA，包括：

GEMM計算單元，用于利用激活函數所述輸入層數據，得到所述計算結果；其中，

所述激活函數為：

式中，w_ij表示第一隱含層節點i和第二隱含層節點j之間的權值，b_j表示第二隱含層節點j的閥值，x_j表示第二隱含層節點j的輸出值。

可選的，所述FPGA，包括：

并行運算單元，用于通過#praga unroll x展開計算所述推算環節，其中，x表示利用PCIe帶寬數確定的展開層數。

本發明還公開了一種深度神經網絡運算方法，包括：

接收目標數據，利用深度神經網絡進行處理，得到深度神經網絡的輸入層數據；

利用深度神經網絡中的GEMM計算節點和并行運算程序執行推算環節，計算所述輸入層數據，得到計算結果。

可選的，所述利用深度神經網絡中的GEMM計算節點和并行運算程序執行推算環節，計算所述輸入層數據，得到計算結果的過程，包括：

利用激活函數所述輸入層數據和并行運算程序執行推算環節，得到所述計算結果；其中，

所述激活函數為：

式中，w_ij表示第一隱含層節點i和第二隱含層節點j之間的權值，b_j表示第二隱含層節點j的閥值，x_j表示第二隱含層節點j的輸出值。

可選的，所述利用深度神經網絡中的GEMM計算節點和并行運算程序執行推算環節的過程，包括：

通過#praga unroll x展開并行計算所述GEMM計算節點，執行所述推算環節，其中，x表示利用PCIe帶寬數確定的展開層數。

本發明中，深度神經網絡運算系統，包括：CPU，用于接收目標數據，利用深度神經網絡進行處理，得到深度神經網絡的輸入層數據；FPGA，用于利用深度神經網絡中的GEMM計算節點和并行運算程序執行推算環節，計算輸入層數據，得到計算結果。本發明通過將深度神經網絡的GEMM計算節點移植到FPGA中，由CPU接收用戶輸入的目標數據，基于深度神經網絡將目標數據轉化為深度神經網絡輸入層數據，并發送至FPGA，FPGA利用深度神經網絡中的GEMM計算節點和并行運算程序執行推算環節，計算輸入層數據，得到計算結果，完成運算，基于FPGA的硬件特性，由FPGA完成推算環節，極大地降低了運算能耗，降低了運行成本。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。