[發(fā)明專利]一種深度神經(jīng)網(wǎng)絡(luò)運算系統(tǒng)及方法

在審

• 申請?zhí)枺?/td>: 201710611302.6
• 申請日: 2017-07-25
• 公開（公告）號: CN107341545A
• 公開（公告）日: 2017-11-10
• 發(fā)明（設(shè)計）人: 李磊
• 申請（專利權(quán)）人: 鄭州云海信息技術(shù)有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司11227
• 代理人: 羅滿

1.一種深度神經(jīng)網(wǎng)絡(luò)運算系統(tǒng)，其特征在于，包括：

CPU，用于接收目標(biāo)數(shù)據(jù)，利用深度神經(jīng)網(wǎng)絡(luò)進(jìn)行處理，得到深度神經(jīng)網(wǎng)絡(luò)的輸入層數(shù)據(jù)；

FPGA，用于利用深度神經(jīng)網(wǎng)絡(luò)中的GEMM計算節(jié)點和并行運算程序執(zhí)行推算環(huán)節(jié)，計算所述輸入層數(shù)據(jù)，得到計算結(jié)果。

2.根據(jù)權(quán)利要求1所述的深度神經(jīng)網(wǎng)絡(luò)運算系統(tǒng)，其特征在于，所述FPGA，包括：

GEMM計算單元，用于利用激活函數(shù)所述輸入層數(shù)據(jù)，得到所述計算結(jié)果；其中，

所述激活函數(shù)為：

式中，S_j表示中間輸出結(jié)果，m表示神經(jīng)元個數(shù)，w_ij表示第一隱含層節(jié)點i和第二隱含層節(jié)點j之間的權(quán)值，b_j表示第二隱含層節(jié)點j的閥值，x_j表示第二隱含層節(jié)點j的輸出值。

3.根據(jù)權(quán)利要求1所述的深度神經(jīng)網(wǎng)絡(luò)運算系統(tǒng)，其特征在于，所述FPGA，包括：

并行運算單元，用于通過#praga unroll x展開計算所述推算環(huán)節(jié)，其中，x表示利用PCIe帶寬數(shù)確定的展開層數(shù)。

4.一種深度神經(jīng)網(wǎng)絡(luò)運算方法，其特征在于，包括：

接收目標(biāo)數(shù)據(jù)，利用深度神經(jīng)網(wǎng)絡(luò)進(jìn)行處理，得到深度神經(jīng)網(wǎng)絡(luò)的輸入層數(shù)據(jù)；

利用深度神經(jīng)網(wǎng)絡(luò)中的GEMM計算節(jié)點和并行運算程序執(zhí)行推算環(huán)節(jié)，計算所述輸入層數(shù)據(jù)，得到計算結(jié)果。

5.根據(jù)權(quán)利要求4所述的深度神經(jīng)網(wǎng)絡(luò)運算系統(tǒng)，其特征在于，所述利用深度神經(jīng)網(wǎng)絡(luò)中的GEMM計算節(jié)點和并行運算程序執(zhí)行推算環(huán)節(jié)，計算所述輸入層數(shù)據(jù)，得到計算結(jié)果的過程，包括：

利用激活函數(shù)所述輸入層數(shù)據(jù)和并行運算程序執(zhí)行推算環(huán)節(jié)，得到所述計算結(jié)果；其中，

所述激活函數(shù)為：

式中，S_j表示中間輸出結(jié)果，m表示神經(jīng)元個數(shù)，w_ij表示第一隱含層節(jié)點i和第二隱含層節(jié)點j之間的權(quán)值，b_j表示第二隱含層節(jié)點j的閥值，x_j表示第二隱含層節(jié)點j的輸出值。

6.根據(jù)權(quán)利要求4所述的深度神經(jīng)網(wǎng)絡(luò)運算系統(tǒng)，其特征在于，所述利用深度神經(jīng)網(wǎng)絡(luò)中的GEMM計算節(jié)點和并行運算程序執(zhí)行推算環(huán)節(jié)的過程，包括：

通過#praga unroll x展開并行計算所述GEMM計算節(jié)點，執(zhí)行所述推算環(huán)節(jié)，其中，x表示利用PCIe帶寬數(shù)確定的展開層數(shù)。