[發(fā)明專利]分頻修正電路、接收電路以及集成電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201710599805.6
• 申請(qǐng)日: 2017-07-21
• 公開（公告）號(hào): CN107666302B
• 公開（公告）日: 2021-06-15
• 發(fā)明（設(shè)計(jì)）人: 松田篤
• 申請(qǐng)（專利權(quán)）人: 株式會(huì)社索思未來
• 主分類號(hào): H03K5/156
• 分類號(hào): H03K5/156;H03L7/18;H03K23/64
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 舒艷君;李洋

本發(fā)明的技術(shù)問題在于提供一種能夠不使用四相時(shí)鐘而生成占空比為50％的小數(shù)分頻信號(hào)的分頻修正電路、接收電路以及集成電路。分頻修正電路具有：第一分頻器(302)，進(jìn)行輸入信號(hào)的小數(shù)分頻，輸出占空比相互不同的第一分頻信號(hào)和第二分頻信號(hào)；和修正器(303)，基于上述第一分頻信號(hào)以及上述第二分頻信號(hào)，生成具有上述第一分頻信號(hào)的占空比和上述第二分頻信號(hào)的占空比的中間的占空比的第一輸出信號(hào)。

技術(shù)領(lǐng)域

本發(fā)明涉及分頻修正電路、接收電路以及集成電路。

背景技術(shù)

已知有具備內(nèi)置有VCO的PLL電路、多個(gè)分頻電路以及選擇電路的半導(dǎo)體裝置(參照專利文獻(xiàn)1)。多個(gè)分頻電路以PLL電路的輸出頻率為基準(zhǔn)輸出多個(gè)1/N分頻的時(shí)鐘信號(hào)，至少一個(gè)能夠進(jìn)行小數(shù)點(diǎn)以下的分頻輸出。選擇電路通過模式設(shè)定選擇從多個(gè)分頻電路輸出的分頻輸出的任意一個(gè)，并輸出該選擇出的分頻比的時(shí)鐘信號(hào)。

另外，已知有基于分頻比數(shù)據(jù)使輸入時(shí)鐘分頻的時(shí)鐘生成電路(參照專利文獻(xiàn)2)。時(shí)鐘生成電路具備識(shí)別分頻比數(shù)據(jù)是偶數(shù)、奇數(shù)還是小數(shù)的分頻比識(shí)別器，并且具備延遲器以及分頻器。延遲器具備與M＝9×p+(p－1)對(duì)應(yīng)的個(gè)數(shù)(M)的延遲插座，從而使延遲量以多階段變化，另一方面，具備通過選擇這多個(gè)延遲插座的至少一個(gè)來控制延遲量的插座選擇部。其中，p是由小數(shù)構(gòu)成的分頻比數(shù)據(jù)中的小數(shù)點(diǎn)以下的位數(shù)。分頻比識(shí)別器在將分頻比數(shù)據(jù)識(shí)別為小數(shù)的情況下，通過延遲器使輸入時(shí)鐘延遲并生成延遲時(shí)鐘，并且通過分頻器使用延遲時(shí)鐘的上升沿/下降沿、輸入時(shí)鐘的上升沿/下降沿，使輸入時(shí)鐘分頻。

專利文獻(xiàn)1：日本特開2004－056717號(hào)公報(bào)

專利文獻(xiàn)2：日本特開2006－268617號(hào)公報(bào)

但是，專利文獻(xiàn)1是基于四相時(shí)鐘來生成1.5分頻輸出信號(hào)。

發(fā)明內(nèi)容

在一個(gè)方面，本發(fā)明的目的在于提供一種能夠不使用四相時(shí)鐘來生成占空比為50％的小數(shù)分頻信號(hào)的分頻修正電路、接收電路以及集成電路。

分頻修正電路具有：第一分頻器，進(jìn)行輸入信號(hào)的小數(shù)分頻，輸出占空比相互不同的第一分頻信號(hào)以及第二分頻信號(hào)；和修正器，基于上述第一分頻信號(hào)以及上述第二分頻信號(hào)，生成具有上述第一分頻信號(hào)的占空比以及上述第二分頻信號(hào)的占空比的中間的占空比的第一輸出信號(hào)。

在一個(gè)方面，能夠不使用四相時(shí)鐘，生成占空比為50％的小數(shù)分頻信號(hào)。

附圖說明

圖1(A)以及圖1(B)是表示時(shí)鐘生成電路的結(jié)構(gòu)例的圖。

圖2(A)是表示時(shí)鐘生成電路的結(jié)構(gòu)例的圖，圖2(B)是表示圖2(A)的時(shí)鐘生成電路的動(dòng)作的時(shí)序圖。

圖3(A)是表示本實(shí)施方式的分頻修正電路的結(jié)構(gòu)例的圖，圖3(B)是表示圖3(A)的分頻修正電路的動(dòng)作的時(shí)序圖。

圖4是表示1.5分頻器的結(jié)構(gòu)例的圖。

圖5是表示1.5分頻器的動(dòng)作的時(shí)序圖。

圖6(A)是表示作業(yè)周期(Duty cycle)修正器的第一結(jié)構(gòu)例的圖，圖6(B)是表示圖6(A)的作業(yè)周期修正器的動(dòng)作的時(shí)序圖。

圖7(A)是表示作業(yè)周期修正器的第二結(jié)構(gòu)例的圖，圖7(B)是表示圖7(A)的作業(yè)周期修正器的動(dòng)作的時(shí)序圖。

圖8(A)是表示本實(shí)施方式的作業(yè)周期修正器的部分結(jié)構(gòu)例的圖，圖8(B)是表示圖8(A)的作業(yè)周期修正器的動(dòng)作的時(shí)序圖。

圖9(A)～圖9(D)是表示本實(shí)施方式的作業(yè)周期修正器的結(jié)構(gòu)例的圖。

圖10是表示本實(shí)施方式的集成電路的結(jié)構(gòu)例的圖。