[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其形成方法

有效

• 申請?zhí)枺?/td>: 201710597803.3
• 申請日: 2017-07-20
• 公開（公告）號: CN109285889B
• 公開（公告）日: 2021-07-13
• 發(fā)明（設(shè)計）人: 王彥;張海洋
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 徐文欣;吳敏

一種半導(dǎo)體結(jié)構(gòu)及其形成方法，方法包括：基底；在基底上形成若干犧牲層；在犧牲層側(cè)壁形成側(cè)墻，在相鄰犧牲層和側(cè)墻之間形成第一開口；在第一開口底部形成抬高層，抬高層覆蓋側(cè)墻的部分側(cè)壁；去除犧牲層，形成暴露出基底的第二開口；以側(cè)墻為掩膜，刻蝕第一開口底部的抬高層和基底、以及第二開口底部的基底，形成雙鰭部結(jié)構(gòu)，雙鰭部結(jié)構(gòu)包括位于第一開口底部的第三開口、第三開口底部的連接部、以及位于第三開口和連接部兩側(cè)的鰭部，鰭部位于側(cè)墻底部；形成雙鰭部結(jié)構(gòu)后，去除側(cè)墻；去除側(cè)墻后，形成橫跨鰭部和第三開口的柵極結(jié)構(gòu)，柵極結(jié)構(gòu)覆蓋鰭部頂部以及第三開口的部分側(cè)壁和底部表面。所形成的晶體管能夠抑制短溝道效應(yīng)。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)

隨著超大規(guī)模集成電路(Ultra Large Scale Integration，ULSI)的快速發(fā)展，集成電路制造工藝變得越來越復(fù)雜和精細。為了提高集成度，降低制造成本，半導(dǎo)體器件的關(guān)鍵尺寸不斷變小，芯片單位面積內(nèi)的半導(dǎo)體器件數(shù)量不斷增加，在半導(dǎo)體器件關(guān)鍵尺寸減小的同時，半導(dǎo)體器件圖形也不斷地細微化。

對于MOS晶體管，當MOS晶體管的溝道長度L縮短到可與源和漏耗盡區(qū)寬度之和(W_s+W_d)相比擬時，器件的特性受到影響。這種因溝道長度縮短而發(fā)生的對器件特性的影響，即為短溝道效應(yīng)(Short Channel Effects，SCE)。短溝道效應(yīng)使得MOS晶體管的性能變化且工作復(fù)雜化。

然而，現(xiàn)有技術(shù)形成的晶體管的短溝道效應(yīng)仍較嚴重。

發(fā)明內(nèi)容

本發(fā)明解決的技術(shù)問題是提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，以抑制晶體管的短溝道效應(yīng)。

為解決上述技術(shù)問題，本發(fā)明實施例提供一種導(dǎo)體結(jié)構(gòu)的形成方法，包括：提供基底；在部分基底上形成若干犧牲層；在所述犧牲層的側(cè)壁上形成側(cè)墻，在相鄰犧牲層和側(cè)墻之間形成第一開口；在所述第一開口底部的基底上形成抬高層，所述抬高層覆蓋部分側(cè)墻的側(cè)壁；去除所述犧牲層，形成暴露出基底的第二開口；以所述側(cè)墻為掩膜，刻蝕第一開口底部的所述抬高層和基底、以及所述第二開口底部的基底，形成雙鰭部結(jié)構(gòu)，所述雙鰭部結(jié)構(gòu)包括位于第一開口底部的第三開口、第三開口底部的連接部、以及位于第三開口和連接部兩側(cè)的鰭部，所述鰭部位于側(cè)墻底部；形成雙鰭部結(jié)構(gòu)之后，去除所述側(cè)墻；去除所述側(cè)墻之后，形成橫跨鰭部和第三開口的柵極結(jié)構(gòu)，且所述柵極結(jié)構(gòu)覆蓋所述鰭部頂部以及第三開口的部分側(cè)壁和底部表面。

可選的，以所述側(cè)墻為掩膜，刻蝕所述第二開口底部的基底，在所述基底內(nèi)形成第四開口，所述第四開口底部的基底表面低于所述第三開口底部的連接部表面。

可選的，犧牲層的形成步驟包括：在所述基底上形成犧牲膜；圖形化所述犧牲膜，形成所述犧牲層；所述犧牲膜的材料包括：無定形碳、光刻膠或者底部抗反射層；。

可選的，所述側(cè)墻的形成步驟包括：在所述基底上、犧牲層的側(cè)壁和頂部表面形成側(cè)墻膜；去除位于基底上和犧牲層頂部表面的側(cè)墻膜，形成所述側(cè)墻。

可選的，所述側(cè)墻的材料包括：氧化硅或者氮化硅。

可選的，所述側(cè)墻的厚度為：5納米～30納米。

可選的，所述基底的材料包括：絕緣體上硅，所述絕緣體上硅包括第一基底部、第一基底部上的絕緣層以及位于絕緣層上的第二基底部；所述第二基底部的材料為單晶半導(dǎo)體材料。

可選的，以所述側(cè)墻為掩膜，刻蝕所述第二開口底部的第二基底部，直至暴露出所述絕緣層為止。

可選的，所述單晶半導(dǎo)體材料包括：硅、硅鍺、碳化硅或者或Ⅲ-Ⅴ族元素的單晶化合物。

可選的，所述抬高層的形成工藝包括：外延生長工藝；所述抬高層的材料包括：硅、硅鍺、碳化硅或者或Ⅲ-Ⅴ族元素的單晶化合物。