[發明專利]一種半導體器件及其制造方法和電子裝置

在審

• 申請號: 201710595680.X
• 申請日: 2017-07-20
• 公開（公告）號: CN109285810A
• 公開（公告）日: 2019-01-29
• 發明（設計）人: 李勇
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;翟海青

本發明提供一種半導體器件及其制造方法和電子裝置，所述方法包括：提供半導體襯底，所述半導體襯底上具有預定形成柵極結構的區域；在所述預定形成柵極結構的區域依次形成功函數層和阻擋層，其中，所述阻擋層包括富氧阻擋層、富氮阻擋層和富氫阻擋層中的至少一種；在所述阻擋層上形成柵極電極層。本發明的方法，可以有效防止柵極電極層中的雜質向下擴散到阻擋層下方的其他膜層中。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件及其制造方法和電子裝置。

背景技術

隨著半導體技術的不斷發展，集成電路性能的提高主要是通過不斷縮小集成電路器件的尺寸以提高它的速度來實現的。目前，由于在追求高器件密度、高性能和低成本中半導體工業已經進步到納米技術工藝節點，半導體器件的制備受到各種物理極限的限制。

隨著CMOS器件尺寸的不斷縮小，來自制造和設計方面的挑戰促使了三維設計如鰭片場效應晶體管(FinFET)的發展。相對于現有的平面晶體管，FinFET是用于20nm及以下工藝節點的先進半導體器件，其可以有效控制器件按比例縮小所導致的難以克服的短溝道效應，還可以有效提高在襯底上形成的晶體管陣列的密度，同時，FinFET中的柵極環繞鰭片(鰭形溝道)設置，因此能從三個面來控制靜電，在靜電控制方面的性能也更突出。

對于FinFET器件，其通常使用W電極作為金屬柵極結構的電極，因此，不會存在Al擴散的現象，器件的功函數(尤其是NMOS器件的功函數)主要取決于N型功函數金屬而不是Al電極。在常規的金屬柵極結構制備工藝中，往往在功函數層上形成阻擋層(例如TiN阻擋層)，再在擴散阻擋層上形成電極層，而TiN阻擋層是P型功函數金屬，它對NMOS器件的閾值電壓(VT)尤其短溝道(Short Channel，簡稱SC)器件的閾值電壓有很大的影響。另一個問題是電極層沉積時通常使用例如WF₄的含F氣體作為源氣體，導致沉積后的W電極層中會包括F，W電極層中的F也會擴散穿過TiN阻擋層并影響N型功函數層的功函數值。需要適當的調整TiN阻擋層的厚度來平衡上述問題，而目前沒有很好的方式來平衡短溝道器件和長溝道器件對于TiN阻擋層厚度的需求，通常，長溝道(Long channel)器件需要較厚的TiN阻擋層，而短溝道器件需要較薄的TiN阻擋層，對于短溝道器件，W電極層中的F向N型功函數層(例如TiAlC)中的擴散不是很嚴重，因為短溝道器件的溝槽中僅有少量的W電極層，但是如果TiN阻擋層太厚，則NMOS器件的有效功函數會顯著增加，將會引發NMOS閾值電壓的上翹(roll-up)現象，即NMOS的閾值電壓Vt隨溝道寬度的減小而快速升高；而對于長溝道器件，W電極中的F嚴重擴散進入N型功函數金屬(例如TiAlC)中，由于長溝道器件的溝槽中有大量的W電極層，因此，如果TiN阻擋層太薄，F擴散將會主導長溝道的閾值電壓，因此需要增加阻擋層的厚度。

因此，有必要提出一種新的半導體器件的制造方法，以解決上述問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現有技術的不足，本發明一方面提供一種半導體器件的制造方法，所述方法包括：

提供半導體襯底，所述半導體襯底上具有預定形成柵極結構的區域；

在所述預定形成柵極結構的區域依次形成功函數層和阻擋層，其中，所述阻擋層包括富氧阻擋層、富氮阻擋層和富氫阻擋層中的至少一種；

在所述阻擋層上形成柵極電極層。

進一步，所述富氫阻擋層位于所述阻擋層的頂層；所述富氧阻擋層位于所述阻擋層的底層；所述富氮阻擋層位于所述阻擋層的中間層，所述中間層位于所述底層和所述頂層之間。

進一步，形成所述富氧阻擋層的方法包括以下步驟：