[發明專利]一種環形振蕩器

有效

• 申請號: 201710594986.3
• 申請日: 2017-07-20
• 公開（公告）號: CN107517045B
• 公開（公告）日: 2020-01-14
• 發明（設計）人: 吳建東;吳為敬;姚若河
• 申請（專利權）人: 華南理工大學
• 主分類號: H03K3/03
• 分類號: H03K3/03
• 代理公司: 44245 廣州市華學知識產權代理有限公司
• 代理人: 王東東

本發明公開了一種環形振蕩器，包括N級偽CMOS自舉反相器，偽CMOS自舉反相器由第一晶體管、第二晶體管、第三晶體管、第四晶體管以及自舉電容構成；包含四個端口：正相輸入端口、反相輸入端口、第一輸出端口和第二輸出端口；第一晶體管和第二晶體管構成第二反相器，第三晶體管和第四晶體管構成第一反相器，偽CMOS自舉反相器由于第二反相器的輸出電壓可關斷第一反相器的上拉管從而具有較低功耗，通過添加自舉電容以增大輸出擺幅。本發明的環形振蕩器通過新的互聯方式可改善第二反相器上拉管的常開狀態，進一步降低第二反相器的功耗，降低環形振蕩器的功耗延遲積，實現全擺幅輸出。

技術領域

本發明涉及一種半導體集成電路，具體涉及一種環形振蕩器。

背景技術

新型的氧化物薄膜晶體管器件因其優良的性能、簡單的制造工藝成為了近年來熱門研究對象，但氧化物薄膜晶體管是N型器件，缺乏互補的P型器件，單獨由N型管構成的二極管連接負載的反相器，其上拉管處于常開狀態，導致功耗高和輸出擺幅不足；而且由于氧化物薄膜晶體管遷移率不高，寄生電容較大，導致時鐘振蕩器的頻率較低。

發明內容

為了克服現有氧化物薄膜晶體管構成的環形振蕩器性能較差的問題，本發明提供一種由偽CMOS自舉反相器構成的低功耗全擺幅環形振蕩器。

本發明采用如下技術方案：

一種環形振蕩器，包括N級偽CMOS自舉反相器，所述偽CMOS自舉反相器包括自舉電容C1及四個信號端口，所述四個信號端口分別為反相輸入口INn、正相輸入口INp、第一輸出口OUT1及第二輸出口OUT2，所述自舉電容C1的一端連接第一輸出口OUT1，另一端連接第二輸出口OUT2。

所述N級偽CMOS自舉反相器，N為大于3的奇數，具體連接方式為：

第一級至第N-1級偽CMOS自舉反相器的第一輸出口OUT1與下一級偽CMOS自舉反相器的反向輸入口INn連接，最后第N級偽CMOS自舉反相器的第一輸出口OUT1與第一級偽CMOS自舉反相器的反向輸入口INn連接，構成環形結構；

第一級至第N-2級偽CMOS自舉反相器的第二輸出口OUT2與第N+2級偽CMOS自舉反相器的正向輸入口INp連接，第N級偽CMOS自舉反相器的第二輸出口OUT2與第二級偽CMOS自舉反相器的正向輸入口INp連接，所述第N-1級偽CMOS自舉反相器的第二輸出口OUT2與第一級偽CMOS自舉反相器的正向輸入口INp連接，構成環形結構。

所述偽CMOS自舉反相器還包括第一晶體管M1、第二晶體管M2、第三晶體管M3及第四晶體管M4，其中第一晶體管及第二晶體管構成第二反相器，第三晶體管及第四晶體管構成第一反相器；

所述第一晶體管M1的漏極與電源VDD連接，其柵極作為正相輸入口INp，其源極與第二晶體管M2的漏極連接，作為第二輸出口OUT2，輸出電壓為第二反相器的輸出電壓VOUT2；

第二晶體管M2的柵極作為反相輸入口INn，其源極與接地端GND連接；

第三晶體管M3的漏極與電源VDD連接，其柵極與第一晶體管M1的源極連接，其源極與第四晶體管M4的漏極連接，同時作為第一輸出口OUT1，其輸出電壓為第一反相器的輸出電壓VOUT1；

第四晶體管M4的柵極與第二晶體管M2的柵極連接，其源極與接地端GND連接。

晶體管為N型薄膜晶體管。

本發明的有益效果：

(1)本發明環形振蕩器的反相器使用了較低功耗的偽CMOS結構，能夠使第一反相器構成互補型的工作方式，即在反相器輸出為低時關斷第一反相器的上拉管，從而降低功耗；

(2)利用自舉電容，提高上拉管的柵極電壓，提高輸出擺幅，只需單電源供電實現了環形振蕩器的全擺幅輸出；