[發明專利]跨時鐘域異步FIFO及數據處理方法

在審

• 申請號: 201710591509.1
• 申請日: 2017-07-19
• 公開（公告）號: CN107577623A
• 公開（公告）日: 2018-01-12
• 發明（設計）人: 王志超;李曉佳;侯伶俐;張英
• 申請（專利權）人: 成都華微電子科技有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F5/06
• 代理公司: 成都惠迪專利事務所(普通合伙)51215
• 代理人: 劉勛

技術領域

本發明涉及集成電路設計技術領域。

背景技術

FIFO存儲器廣泛應用于各種領域，例如緩存解串后的高速串行信號，在包處理時暫時存儲數據包或者緩存與硬盤來往的數據。最先寫入的數據最先從FIFO中讀取出來。

FIFO緩沖器使用RAM實現，進出RAM的數據由跟蹤讀寫地址的地址計數器控制。地址計數器定位進出RAM的數據，確保存儲器能夠接受新的數據，避免RAM溢出。

FIFO存儲系統產生FIFO滿和FIFO空狀態標志，表明FIFO處于滿狀態還是空狀態。這些標志表示RAM中是否有足夠的空間來讀寫。FIFO滿狀態標志用來避免對一個已滿的FIFO寫入數據，FIFO空狀態標志用來避免對一個空的FIFO讀取數據。

FIFO存儲系統可以是同步的也可以是異步的。讀取時鐘和寫入時鐘在同一個時鐘域內的FIFO被稱為同步FIFO，反之被稱為異步FIFO。異步FIFO用于FIFO兩側是不同時鐘的數字系統中。不論在同步還是異步FIFO系統中，讀和寫地址計數器，是環形計數器，當讀地址和寫地址超限時，會跳轉到初始值。

以深度為512的FIFO為例，在邏輯上，幾乎滿、滿狀態和寫入地址、讀取地址、幾乎滿偏移量之間的關系為：當寫地址與幾乎滿偏移量的九位二進制加法運算的值比讀地址大時，進入幾乎滿狀態，當處于幾乎滿狀態且寫地址等于讀地址時，進入滿狀態。

發明內容

本發明所要解決的技術問題是，提供一種資源占用較低的跨時鐘域異步FIFO及數據處理方法。

本發明解決所述技術問題采用的技術方案是，跨時鐘域異步FIFO，包括BRAM陣列和與BRAM陣列連接的FIFO控制器、寫入地址鎖存器、寫入數據鎖存器、讀取地址鎖存器和讀取數據鎖存器；

所述FIFO控制器包括讀取加法器、讀計數器、幾乎空狀態判斷邏輯單元和空狀態判斷邏輯單元、寫入加法器、寫計數器、幾乎滿狀態判斷邏輯單元、滿狀態判斷邏輯單元、第一比較器、第二比較器和第三比較器，

第一比較器的兩個輸入端分別連接第二參考點和讀加法器，輸出到幾乎空狀態判斷邏輯單元；

第二比較器的兩個輸入端分別連接第一參考點和第二參考點，輸出到空狀態判斷邏輯單元和滿狀態判斷邏輯單元；

第三比較器的兩個輸入端分別連接第一參考點和寫加法器，輸出到幾乎空狀態判斷邏輯單元；

第一參考點連接讀計數器的輸出端，第二參考點連接寫計數器的輸出端；

其特征在于：

在讀加法器和第一比較器之間，設置有一個二進制到格雷碼轉換器，

在讀計數器和第一參考點之間，設置有一個二進制到格雷碼轉換器，

在寫計數器和第二參考點之間，設置有一個二進制到格雷碼轉換器，

在寫加法器和第三比較器之間，設置有一個二進制到格雷碼轉換器。

本發明的跨時鐘域異步FIFO數據處理方法包括下述步驟：

A)檢測RAM讀地址并與幾乎空偏移量相加，然后與RAM寫地址比較，對比較結果作幾乎空狀態判斷；

B)檢測RAM讀地址并與RAM寫地址比較，對比較結果作空狀態判斷和滿狀態判斷；

C)檢測RAM寫地址并與幾乎滿偏移量相加，然后與RAM讀地址比較，對比較結果作幾乎滿狀態判斷；

其特征在于，上述步驟中，進行相加的數據皆是二進制數據，進行比較的數據皆是由二進制轉為格雷碼的數據。

具體的說，

所述步驟A)為：檢測二進制RAM讀地址并與二進制幾乎空偏移量相加，將相加的結果轉換為格雷碼，與由二進制RAM寫地址轉換而來的格雷碼RAM寫地址比較，對比較結果作幾乎空狀態判斷；

所述步驟B)為：檢測二進制RAM讀地址并轉換為格雷碼RAM讀地址，與二進制RAM寫地址轉換而來的格雷碼RAM寫地址比較，對比較結果作空狀態判斷和滿狀態判斷；

所述步驟C)為：檢測二進制RAM寫地址并與二進制幾乎滿偏移量相加，將結果轉換為格雷碼，然后與由二進制RAM讀地址轉換而得的格雷碼RAM讀地址比較，對比較結果作幾乎滿狀態判斷。

本發明的有益效果是，能降低FIFO控制邏輯所占面積，減少工作過程中內部信號的毛刺，提高FIFO在工作時的穩定性。

附圖說明

圖1為跨時鐘域異步FIFO的電路框圖。

圖2為本發明的狀態生成模塊框圖。