[發明專利]跨時鐘域異步FIFO及數據處理方法

在審

• 申請號: 201710591509.1
• 申請日: 2017-07-19
• 公開（公告）號: CN107577623A
• 公開（公告）日: 2018-01-12
• 發明（設計）人: 王志超;李曉佳;侯伶俐;張英
• 申請（專利權）人: 成都華微電子科技有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F5/06
• 代理公司: 成都惠迪專利事務所(普通合伙)51215
• 代理人: 劉勛

1.跨時鐘域異步FIFO，包括BRAM陣列和與BRAM陣列連接的FIFO控制器、寫入地址鎖存器、寫入數據鎖存器、讀取地址鎖存器和讀取數據鎖存器；

所述FIFO控制器包括讀取加法器、讀計數器、幾乎空狀態判斷邏輯單元和空狀態判斷邏輯單元、寫入加法器、寫計數器、幾乎滿狀態判斷邏輯單元、滿狀態判斷邏輯單元、第一比較器、第二比較器和第三比較器，

第一比較器的兩個輸入端分別連接第二參考點和讀加法器，輸出到幾乎空狀態判斷邏輯單元；

第二比較器的兩個輸入端分別連接第一參考點和第二參考點，輸出到空狀態判斷邏輯單元和滿狀態判斷邏輯單元；

第三比較器的兩個輸入端分別連接第一參考點和寫加法器，輸出到幾乎空狀態判斷邏輯單元；

第一參考點連接讀計數器的輸出端，第二參考點連接寫計數器的輸出端；

其特征在于：

在讀加法器和第一比較器之間，設置有一個二進制到格雷碼轉換器，

在讀計數器和第一參考點之間，設置有一個二進制到格雷碼轉換器，

在寫計數器和第二參考點之間，設置有一個二進制到格雷碼轉換器，

在寫加法器和第三比較器之間，設置有一個二進制到格雷碼轉換器。

2.跨時鐘域異步FIFO數據處理方法，包括下述步驟：

A)檢測RAM讀地址并與幾乎空偏移量相加，然后與RAM寫地址比較，對比較結果作幾乎空狀態判斷；

B)檢測RAM讀地址并與RAM寫地址比較，對比較結果作空狀態判斷和滿狀態判斷；

C)檢測RAM寫地址并與幾乎滿偏移量相加，然后與RAM讀地址比較，對比較結果作幾乎滿狀態判斷；

其特征在于，上述步驟中，進行相加的數據皆是二進制數據，進行比較的數據皆是由二進制轉為格雷碼的數據。

3.如權利要求2所述的跨時鐘域異步FIFO數據處理方法，其特征在于，

所述步驟A)為：檢測二進制RAM讀地址并與二進制幾乎空偏移量相加，將相加的結果轉換為格雷碼，與由二進制RAM寫地址轉換而來的格雷碼RAM寫地址比較，對比較結果作幾乎空狀態判斷；

所述步驟B)為：檢測二進制RAM讀地址并轉換為格雷碼RAM讀地址，與二進制RAM寫地址轉換而來的格雷碼RAM寫地址比較，對比較結果作空狀態判斷和滿狀態判斷；

所述步驟C)為：檢測二進制RAM寫地址并與二進制幾乎滿偏移量相加，將結果轉換為格雷碼，然后與由二進制RAM讀地址轉換而得的格雷碼RAM讀地址比較，對比較結果作幾乎滿狀態判斷。