[發(fā)明專(zhuān)利]基于延遲鎖相的時(shí)鐘占空比穩(wěn)定電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201710587389.8
• 申請(qǐng)日: 2017-07-18
• 公開(kāi)（公告）號(hào): CN107395166B
• 公開(kāi)（公告）日: 2020-06-23
• 發(fā)明（設(shè)計(jì)）人: 郭亮;雷郎成;蘇晨;劉凡;曾濤;劉倫才
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)電子科技集團(tuán)公司第二十四研究所
• 主分類(lèi)號(hào): H03K5/156
• 分類(lèi)號(hào): H03K5/156;H03L7/081
• 代理公司: 上海光華專(zhuān)利事務(wù)所(普通合伙) 31219
• 代理人: 尹麗云

1.一種基于延遲鎖相的時(shí)鐘占空比穩(wěn)定電路，其特征在于，包括：

延遲單元，與時(shí)鐘信號(hào)輸入端連接，用于對(duì)時(shí)鐘輸入信號(hào)進(jìn)行相位延遲；

邏輯運(yùn)算單元，其輸入端與延遲單元的輸出端連接，用于對(duì)相位延遲的信號(hào)進(jìn)行相位檢測(cè)；

電荷泵，其輸入端與邏輯運(yùn)算單元的輸出端連接，用于產(chǎn)生與相位差關(guān)聯(lián)的電壓信號(hào)；

壓控延遲線單元，用于調(diào)節(jié)相位；

輸出緩沖器，其輸入端與邏輯運(yùn)算單元的輸出端連接，用于輸出時(shí)鐘信號(hào)；

濾波電路，用于濾除所述電壓信號(hào)中的高頻信號(hào)；

偏置電路，用于為電荷泵和壓控延遲線單元提供偏置電壓；

所述延遲單元包括第一延遲單元和第二延遲單元，所述邏輯運(yùn)算單元包括第一邏輯運(yùn)算單元、第二邏輯運(yùn)算單元和第三邏輯運(yùn)算單元，所述第一邏輯運(yùn)算單元和第二邏輯運(yùn)算單元為與邏輯單元，第三邏輯運(yùn)算單元為或邏輯單元；

所述第一延遲單元的輸入端和第二延遲單元輸入端分別與時(shí)鐘信號(hào)輸入端連接，第一延遲單元的輸出端與第一邏輯運(yùn)算單元的第二輸入端連接，第二延遲單元的輸出端與第二邏輯運(yùn)算單元的第二輸入端連接，所述第一邏輯運(yùn)算單元的第一輸入端與第二邏輯運(yùn)算單元的第一輸入端連接，第一邏輯運(yùn)算單元的輸出端與壓控延遲線單元的第一輸入端連接，第二邏輯運(yùn)算單元的輸出端與第三邏輯運(yùn)算單元的第一輸入端連接，第三邏輯運(yùn)算單元的輸出端分別與電荷泵單元的第一輸入端和輸出緩沖器的輸入端連接。

2.根據(jù)權(quán)利要求1所述的基于延遲鎖相的時(shí)鐘占空比穩(wěn)定電路，其特征在于：所述電荷泵單元的輸出端與濾波電路的輸入端連接，濾波電路的輸出端與壓控延遲線單元的第二輸入端連接，偏置電路的第一輸出端與壓控延遲線的第三輸入端連接，偏置電路的第二輸出端口與電荷泵單元的第二輸入端連接。

3.根據(jù)權(quán)利要求2所述的基于延遲鎖相的時(shí)鐘占空比穩(wěn)定電路，其特征在于：所述第一延遲單元對(duì)時(shí)鐘信號(hào)進(jìn)行奇數(shù)次相位延遲，所述第二延遲單元對(duì)時(shí)鐘信號(hào)進(jìn)行偶數(shù)次相位延遲。

4.根據(jù)權(quán)利要求2所述的基于延遲鎖相的時(shí)鐘占空比穩(wěn)定電路，其特征在于：所述壓控延遲線單元包括偶數(shù)個(gè)級(jí)聯(lián)的壓控延遲線子單元，用于在電壓控制下進(jìn)行相位延遲，所述壓控延遲線子單元包括第一反相器、第一NMOS管、第二NMOS管、第三NMOS管和第一PMOS管，所述第一反相器的輸入端為壓控延遲線的輸入端，所述第一反相器的輸出端分別與第一PMOS管的柵極和第一NMOS管的柵極連接，第一PMOS管的源極與電源線連接，第一PMOS 管的漏極與第一NMOS管的漏極連接并作為壓控延遲線的輸出端口，第二NMOS管的漏極和第三NMOS管的漏極分別與第一NMOS管的源極連接，第二NMOS管的柵極與濾波電路連接，第三NMOS管的柵極與偏置電路第一輸出端連接，第二NMOS管的源極和第三NMOS管的源極分別與地線連接；通過(guò)控制第二NMOS管和第三MOS管的柵極電壓，調(diào)節(jié)輸入信號(hào)的上升和下降時(shí)間。

5.根據(jù)權(quán)利要求2所述的基于延遲鎖相的時(shí)鐘占空比穩(wěn)定電路，其特征在于：所述電荷泵包括第二反相器、第三反相器、運(yùn)算放大器、第四NMOS管、第二PMOS管、第一傳輸門(mén)、第二傳輸門(mén)、第三傳輸門(mén)、第四傳輸門(mén)和第五傳輸門(mén)，所述第三邏輯運(yùn)算單元的輸出端與第二反相器的輸入端連接，第二反相器的輸出端分別與第三反相器的輸入端和第一傳輸門(mén)的輸入端連接，第三反相器的輸出端分別與第二傳輸門(mén)的柵極負(fù)端口、第三傳輸門(mén)的柵極正端口、第四傳輸門(mén)的柵極正端口和第五傳輸門(mén)的柵極負(fù)端口連接，第一傳輸門(mén)的輸出端分別與第二傳輸門(mén)的柵極正端口、第三傳輸門(mén)的柵極負(fù)端口、第四傳輸門(mén)的柵極負(fù)端口、第五傳輸門(mén)的柵極正端口連接，第一個(gè)傳輸門(mén)的柵極負(fù)端口與地線相連接，第一傳輸門(mén)的柵極正端口與電源線連接，第二傳輸門(mén)輸入端分別與第四傳輸門(mén)的輸入端和第二PMOS管的漏極連接，第二傳輸門(mén)的輸出端分別與第三傳輸門(mén)的輸入端、運(yùn)算放大器的輸出端和運(yùn)算放大器的輸入負(fù)端口連接，第四傳輸門(mén)的輸出端分別與第五傳輸門(mén)的輸入端、運(yùn)算放大器的輸入正端和濾波電路輸入端連接，第三傳輸門(mén)的輸出端分別與第五傳輸門(mén)的輸出端和第四NMOS管的漏極連接，第二PMOS管的源極接電源線，第四NMOS管的源極接地線，第二PMOS管的柵極和第四NMOS管的柵極分別與偏置電路連接。