[發明專利]一種超低電壓超低功耗的晶體振蕩器電路

有效

• 申請號: 201710586967.6
• 申請日: 2017-07-18
• 公開（公告）號: CN109274336B
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 肖云鈔
• 申請（專利權）人: 杭州晶華微電子股份有限公司
• 主分類號: H03B5/36
• 分類號: H03B5/36
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開一種超低電壓超低功耗的晶體振蕩器電路架構，主要包括雙跨導晶振主電路、幅度控制輔助電路和輸出驅動輔助電路。其中所述雙跨導晶振主電路包括輸入管、偏置輸入管、放大器反饋電阻和橋接電容，能實現小面積和全MOS管及超低電壓超低功耗；其中所述幅度控制輔助電路實現幅度控制；其中所述輸出驅動輔助電路實現軌對軌的全擺幅輸出，直接作為前端雙跨導晶振模擬模塊和數字模塊的接口電路。本發明可解決現有技術中功耗較大和大電阻大面積等缺點，實現一種超低電壓超低功耗的的全MOS自偏置晶體振蕩器。

技術領域

本發明專利涉及電子領域，尤其是涉及一種超低電壓超低功耗的晶體振蕩器電路架構。

背景技術

在集成電路實現中，微處理器需要時鐘，時序電路也需要時鐘。而時鐘必須要采用振蕩器；時鐘作為電路系統的頻率參考，用晶體搭建振蕩器電路作為頻率參考時精度最高，很容易達到0.1%的精度。

對于晶體振蕩器電路，主要有兩種結構。一種是固定電流偏置的晶體振蕩器電路，如圖1所示，其缺點是可控性較差以及功耗較大；一種是自偏置的晶體振蕩器電路，如圖2所示，通過幅度控制電路來實現較小的電流，其缺點是需要大電阻導致面積較大。

發明內容

為了解決如上缺點，本發明的目的是針對現有技術的不足，提供一種面積小和功耗更低、電源電壓更低的晶體振蕩器電路架構。

為實現上述目的，本發明采用的技術方案是：提供了一種超低電壓超低功耗的的全MOS自偏置晶體振蕩器電路，如圖3所示。其包括晶振、負載電容、雙跨導晶振主電路、幅度控制輔助電路和輸出驅動輔助電路。

其中所述雙跨導晶振主電路包括輸入管N1、偏置輸入管P1、放大器反饋電阻RF_AMP1和橋接電容CP。簡單低功耗放大器構成高阻電阻使用，偏置輸入管直流點，實現小面積和全MOS管及超低電壓晶體振蕩器電路；電容CP橋接在輸入管N1和偏置輸入管P1的柵極，使得跨導放大約兩倍，以及幅度控制電路的使用，實現超低功耗晶體振蕩器電路。

其中所述幅度控制輔助電路包括第二放大管N2、第二偏置管P2、第二放大器反饋電容RF_AMP2和第三放大管N3、第三偏置管P3、第三放大器反饋電容RF_AMP3，還包括第一分壓電容CT1、第二分壓電容CT2和第二濾波電容C2和第三濾波電容C3。通過調節第一分壓電容CT1和第二分壓電容CT2的比例，來確定第二放大管N2所接收到的幅度；再通過第二放大管N2-第三放大管N3-第三偏置管P3-第二偏置管P2的環路反饋來得到實現幅度控制。

其中所述輸出驅動輔助電路包括第四輸出放大管N4、第四輸出偏置管P4和反相器INV1。通過第四輸出放大管N4連接在第一輸入管N1的柵極和第四輸出偏置管P4連接在第一偏置輸入管P1的柵極，來實現軌對軌的全擺幅輸出。

附圖說明

附圖1是固定電流偏置的晶體振蕩器原理圖；

附圖2是自偏置的晶體振蕩器原理圖；

附圖3是超低電壓超低功耗的晶體振蕩器原理圖；

附圖4是簡單低功耗放大器原理圖。

具體實施方式

下面通過實施例，并結合附圖，對本發明專利的技術方案作進一步具體的說明。

實施例：

圖3是晶體振蕩器的結構示意圖，包括晶振Z、負載電容CQ1和CQ2、雙跨導晶振主電路201、幅度控制輔助電路202和輸出驅動輔助電路203。

1）雙跨導晶振電路201包括MOS管P1和N1、放大器反饋電阻RF_AMP1和橋接電容CP。工作原理簡述如下：晶振電路振蕩時在Q1點形成正弦波信號，通過電容CP耦合作用到P1管的柵極，即形成雙跨導gmp和gmn效應；如果設置gmp與gmn相等，那么相當于之前的gmn跨導提高了2倍。