[發明專利]一種提升閃存存儲系統讀性能的方法

有效

• 申請號: 201710578508.3
• 申請日: 2017-07-17
• 公開（公告）號: CN107391299B
• 公開（公告）日: 2019-06-18
• 發明（設計）人: 吳非;謝長生;張猛;崔蘭蘭
• 申請（專利權）人: 華中科技大學
• 主分類號: G06F11/10
• 分類號: G06F11/10;G11C29/42;G11C16/08;H03M13/11
• 代理公司: 武漢臻誠專利代理事務所(普通合伙) 42233
• 代理人: 宋業斌

本發明公開了一種提升閃存存儲系統讀性能的方法。NAND閃存被廣泛應用，讀性能是閃存的重要性能之一，它的提升對于NAND閃存更廣泛的應用與發展有著至關重要的作用。然而傳統的數據讀取方法讀操作時間開銷較大，會造成譯碼延遲高，系統讀性能低。因此，為了提高存儲系統的讀性能，本發明先將原始比特數據與受到編程干擾后的比特數據進行對比得出比特錯誤位置信息，繼而利用此信息，在對比特錯誤進行LDPC譯碼之前對頁面寄存器中數據的錯誤位置先進行比特翻轉，降低一部分比特錯誤，然后再執行譯碼操作譯碼，以此減小譯碼延遲，從而提高閃存存儲系統讀性能。

技術領域

本發明屬于固態盤存儲技術領域，更具體地，涉及一種提升閃存存儲系統讀性能的方法。

背景技術

現如今，多級單元(Multi-Level Cell,簡稱MLC)NAND閃存由于其低能耗，低價格，非易失性，抗震性強等特性而被廣泛應用于計算機存儲系統和消費級電子產品中。

MLC NAND閃存每單元存儲兩比特，基本的操作有寫操作，讀操作和擦除操作，在寫操作的過程，兩比特被寫入不同的頁中，兩比特中的左比特被寫入最高有效比特(MostSignificant bit,簡稱MSB)頁，兩比特中的右比特被寫入最低有效比特(LeastSignificant bit,簡稱LSB)頁。讀性能是閃存的重要性能之一，它的提升對于MLC NAND閃存更廣泛的應用與發展有著至關重要的作用。因此，需要尋找一種更快捷有效的數據讀取方法，來提高讀性能。

然而，傳統的數據讀取方法在保證NAND閃存的數據可靠性方面存在一個不可忽略的問題，即在執行讀操作的過程中，會執行譯碼操作，從而帶來高的譯碼延遲，造成讀操作時間開銷較大，讀性能較低。

發明內容

針對現有技術的以上缺陷或改進需求，本發明提供了一種提升閃存存儲系統讀性能的方法和系統，其目的在于，通過分析MLC NAND閃存存儲過程中編程干擾的特征，將受到編程干擾后的比特的位置信息進行存儲，在對數據進行糾錯之前，利用所記錄的錯誤比特位置為譯碼提供有利信息，將所寫入的數據暫時存儲在一個緩存中，之后將受到編程干擾之后的數據讀出，與之前緩存中的數據進行比較，將比特錯誤位置進行存儲，當進行LDPC譯碼的時候，根據該存儲的比特錯誤位置，預先對錯誤的比特進行翻轉以降低比特錯誤率，比特錯誤率對譯碼有直接的影響，比特錯誤率一旦降低，譯碼延遲會很大程度上降低，譯碼過程占據著閃存讀過程大部分的時間，降低譯碼延遲，從而能夠解決傳統讀操作時間開銷較大，讀性能低的技術問題。

為實現上述目的，按照本發明的一個方面，提供了一種提升閃存存儲系統讀性能的方法，其是應用在閃存系統中，且包括以下步驟：

(1)發出順序寫命令，根據該順序寫命令使用LDPC編碼器對閃存系統中的部分比特數據進行編碼，并將編碼后所得到的碼字傳輸到頁面寄存器，其中n表示碼字長度；

(2)將頁面寄存器中的碼字寫入MLC NAND閃存的第一MSB頁，對閃存系統中剩余的部分比特數據執行步驟(1)的處理，將處理得到的碼字寫入MLCNAND閃存的第一LSB頁，并將第一MSB頁中的碼字以及第一LSB中的碼字存放于第一緩存器中。

(3)分別對閃存系統中剩余的比特數據執行步驟(1)的處理，并將得到的新的碼字序列和分別寫入第二MSB頁和第二LSB頁。

(4)獲取分別存儲在第一MSB頁和第一LSB中的碼字和由于編程干擾而發生比特錯誤所形成的新比特序列和并將二者分別與存放于第一緩存器中的碼字和進行比較，以分別獲得新比特序列和中的比特錯誤位置信息和并將所獲得的比特錯誤位置信息記錄在第二緩存器中。

(5)使用檢測電平提取新比特序列對應的初始MSB軟判決信息以及新比特序列對應的初始LSB軟判決信息并將和傳輸到頁面寄存器中。

(6)根據步驟(4)中獲得的比特錯誤位置信息和分別對步驟(5)提取的初始MSB軟判決信息和初始LSB軟判決信息進行處理。