[發明專利]一種提升閃存存儲系統讀性能的方法

有效

• 申請號: 201710578508.3
• 申請日: 2017-07-17
• 公開（公告）號: CN107391299B
• 公開（公告）日: 2019-06-18
• 發明（設計）人: 吳非;謝長生;張猛;崔蘭蘭
• 申請（專利權）人: 華中科技大學
• 主分類號: G06F11/10
• 分類號: G06F11/10;G11C29/42;G11C16/08;H03M13/11
• 代理公司: 武漢臻誠專利代理事務所(普通合伙) 42233
• 代理人: 宋業斌

1.一種提升閃存存儲系統讀性能的方法，其是應用在閃存系統中，其特征在于，所述方法包括以下步驟：

(1)發出順序寫命令，根據該順序寫命令使用LDPC編碼器對閃存系統中的部分比特數據進行編碼，并將編碼后所得到的碼字傳輸到頁面寄存器，其中n表示碼字長度；

(2)將頁面寄存器中的碼字寫入MLC NAND閃存的第一MSB頁，對閃存系統中剩余的部分比特數據執行步驟(1)的處理，將處理得到的碼字寫入MLC NAND閃存的第一LSB頁，并將第一MSB頁中的碼字以及第一LSB中的碼字存放于第一緩存器中；

(3)分別對閃存系統中剩余的比特數據執行步驟(1)的處理，并將得到的新的碼字序列和分別寫入第二MSB頁和第二LSB頁；

(4)獲取分別存儲在第一MSB頁和第一LSB中的碼字和由于編程干擾而發生比特錯誤所形成的新比特序列和并將二者分別與存放于第一緩存器中的碼字和進行比較，以分別獲得新比特序列和中的比特錯誤位置信息和并將所獲得的比特錯誤位置信息記錄在第二緩存器中；

(5)使用檢測電平提取新比特序列對應的初始MSB軟判決信息以及新比特序列對應的初始LSB軟判決信息并將和傳輸到頁面寄存器中；

(6)根據步驟(4)中獲得的比特錯誤位置信息和分別對步驟(5)提取的初始MSB軟判決信息和初始LSB軟判決信息進行處理；其中對初始MSB軟判決信息和初始LSB軟判決信息進行處理的過程包括如下步驟：

(6-1)將第一緩存器中的碼字和存儲在第一MSB頁中的新比特序列進行對比，將第一緩存器中的碼字和存儲在第一LSB頁中的新比特序列進行對比，若對應位置數據相同的，則將該位置記為0，若對應位置數據不同的，則將該位置記為1，得到一組第一MSB頁錯誤位置序列和第一LSB頁錯誤位置序列并將這兩個序列存放于第二緩存器中；

(6-2)根據步驟(6-1)中的獲得的錯誤位置序列對頁面寄存器中的初始MSB軟判決信息進行處理：若第一MSB頁錯誤位置序列中某位置的i值為1，則將對應的位置數據T_i＝1進行翻轉，若序列中某位置j值為0，則數據不做改變，經過處理之后得到一組新的第一MSB頁軟信息其中1≤i≤n，1≤j≤n；

(6-3)根據步驟(6-1)中的獲得的錯誤位置序列對頁面寄存器中的初始LSB軟判決信息進行處理：若第一LSB頁錯誤位置序列中某位置i值為1，則將對應的位置數據t_i＝1進行翻轉；若序列中某位置j值為0，則數據不做改變，經過處理之后得到一組新的第一LSB頁軟信息

(7)使用標準最小和算法對步驟(6)中獲得的新的第一MSB頁和第一LSB軟信息和進行LDPC譯碼，對譯碼延遲進行統計，并將譯碼延遲和譯碼得到的結果發送到主機端。

2.根據權利要求1所述的方法，其特征在于，步驟(1)中使用的編碼算法是高斯消去算法。

3.根據權利要求1所述的方法，其特征在于，步驟(5)中使用檢測電平提取初始的MSB和LSB軟判決信息是通過如下公式(1)和(2)計算獲得：

其中LLR(MSB)和LLR(LSB)分別表示初始MSB軟判決信息和初始軟LSB判決信息，表示是MLC NAND閃存單元的閾值電壓的概率密度分布，且服從正態分布，V₁和V₂分別表示檢測電平的參考電壓下限值和上限值，C_E代表狀態‘11’，C₁代表狀態‘10’，C₂代表狀態‘00’，C₃代表狀態‘01’。

4.一種提升閃存存儲系統讀性能的系統，其是應用在閃存系統中，其特征在于，所述系統包括：

第一模塊，用于發出順序寫命令，根據該順序寫命令使用LDPC編碼器對閃存系統中的部分比特數據進行編碼，并將編碼后所得到的碼字傳輸到頁面寄存器，其中n表示碼字長度；

第二模塊，用于將頁面寄存器中的碼字寫入MLC NAND閃存的第一MSB頁，對閃存系統中剩余的部分比特數據執行步驟(1)的處理，將處理得到的碼字寫入MLC NAND閃存的第一LSB頁，并將第一MSB頁中的碼字以及第一LSB中的碼字存放于第一緩存器中；

第三模塊，用于分別對閃存系統中剩余的比特數據執行步驟(1)的處理，并將得到的新的碼字序列和分別寫入第二MSB頁和第二LSB頁；

第四模塊，用于獲取分別存儲在第一MSB頁和第一LSB中的碼字和由于編程干擾而發生比特錯誤所形成的新比特序列和并將二者分別與存放于第一緩存器中的碼字和進行比較，以分別獲得新比特序列和中的比特錯誤位置信息和并將所獲得的比特錯誤位置信息記錄在第二緩存器中；

第五模塊，用于使用檢測電平提取新比特序列對應的初始MSB軟判決信息以及新比特序列對應的初始LSB軟判決信息并將和傳輸到頁面寄存器中；

第六模塊，用于根據第四模塊中獲得的比特錯誤位置信息和分別對步驟(5)提取的初始MSB軟判決信息和初始LSB軟判決信息進行處理；其中對初始MSB軟判決信息和初始LSB軟判決信息進行處理的過程包括如下子模塊：

第一子模塊，用于將第一緩存器中的碼字和存儲在第一MSB頁中的新比特序列進行對比，將第一緩存器中的碼字和存儲在第一LSB頁中的新比特序列進行對比，若對應位置數據相同的，則將該位置記為0，若對應位置數據不同的，則將該位置記為1，得到一組第一MSB頁錯誤位置序列和第一LSB頁錯誤位置序列并將這兩個序列存放于第二緩存器中；

第二子模塊，用于根據第一子模塊中的獲得的錯誤位置序列對頁面寄存器中的初始MSB軟判決信息進行處理：若第一MSB頁錯誤位置序列中某位置的i值為1，則將對應的位置數據T_i＝1進行翻轉，若序列中某位置j值為0，則數據不做改變，經過處理之后得到一組新的第一MSB頁軟信息其中1≤i≤n，1≤j≤n；

第三子模塊，用于根據第一子模塊中獲得的錯誤位置序列對頁面寄存器中的初始LSB軟判決信息進行處理：若第一LSB頁錯誤位置序列中某位置i值為1，則將對應的位置數據t_i＝1進行翻轉；若序列中某位置j值為0，則數據不做改變，經過處理之后得到一組新的第一LSB頁軟信息

第七模塊，用于使用標準最小和算法對步驟(6)中獲得的新的第一MSB頁和第一LSB軟信息和進行LDPC譯碼，對譯碼延遲進行統計，并將譯碼延遲和譯碼得到的結果發送到主機端。