[發(fā)明專利]差分時鐘驅(qū)動電路

在審

• 申請?zhí)枺?/td>: 201710574979.7
• 申請日: 2017-07-14
• 公開（公告）號: CN107612527A
• 公開（公告）日: 2018-01-19
• 發(fā)明（設(shè)計）人: 王小波;于冬;張英;劉洋
• 申請（專利權(quán)）人: 成都華微電子科技有限公司
• 主分類號: H03K3/027
• 分類號: H03K3/027;H03K3/023
• 代理公司: 成都惠迪專利事務(wù)所(普通合伙)51215
• 代理人: 劉勛

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)。

背景技術(shù)

在時鐘樹中傳輸千兆赫茲的時鐘信號時，為了改善時鐘分布的噪聲，抖動，占空比失真和偏斜等問題，業(yè)界已經(jīng)廣泛采用了差分信號的方案。在常規(guī)的軌到軌信號中，高低電平之間的轉(zhuǎn)換需要消耗大量的時間和功耗。但是當信號的擺幅減小后，高低電平之間轉(zhuǎn)換的時間減少，消耗的功率降低。使用差分信號，可以提高低擺幅時鐘信號的噪聲容限。因此可以在時鐘樹網(wǎng)絡(luò)中使用低擺幅差分時鐘的方案。在發(fā)送端將軌到軌差分時鐘信號轉(zhuǎn)變成低擺幅差分時鐘信號，在接收端再將低擺幅差分時鐘信號恢復(fù)成軌到軌差分時鐘信號，供邏輯電路使用。

如果時鐘驅(qū)動電路僅將全擺幅差分時鐘信號轉(zhuǎn)換成簡單的低擺幅差分時鐘信號，那需要在信號傳輸?shù)幕ミB線方向上放置多個中繼器放大信號。并且在整個頻率范圍內(nèi)，有一個近似相等的增益，因此不能補償互連線的高頻衰減。

因此，在將全擺幅輸入時鐘信號轉(zhuǎn)換成低擺幅輸出時鐘信號時，就需要一種更好的驅(qū)動電路，實現(xiàn)在集成電路中驅(qū)動整個互連線。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是，提供一種能夠?qū)⒉罘謺r鐘信號驅(qū)動到互連線上，并且將全擺幅差分時鐘信號轉(zhuǎn)換成低擺幅差分時鐘信號的驅(qū)動電路。

本發(fā)明解決所述技術(shù)問題采用的技術(shù)方案是，差分時鐘驅(qū)動電路，其特征在于，包括下述部分：

第一級驅(qū)動電路，其輸入端接差分電壓輸入端，其輸出端接加法器；

加法器，其輸出端作為最終輸出端；

延遲電路，其輸入端接差分電壓輸入端；

第二級驅(qū)動電路，其輸入端接延遲電路的輸出端，其輸出端接加法器；

脈沖發(fā)生器，其第一輸入接口接延遲電路的輸出端，其第二輸入接口接差分電壓輸入端，其輸出端接第三級驅(qū)動電路的輸入端；

第三級驅(qū)動電路，其輸出端接加法器；

第一級驅(qū)動電路、第二級驅(qū)動電路和第三級驅(qū)動電路皆用于放大差分信號。進一步的，所述第一級驅(qū)動電路包括：

串聯(lián)的第一PMOS管和第二NMOS管，二者的串聯(lián)連接點接第一驅(qū)動輸出線，二者的柵極相接作為第一級驅(qū)動電路輸入端的第一輸入點；

串聯(lián)的第三PMOS管和第五NMOS管，二者的串聯(lián)連接點接第二驅(qū)動輸出線，二者的柵極相接作為第一級驅(qū)動電路輸入端的第二輸入點；

第一PMOS管的源極和第三PMOS管的源極相接，第二NMOS管的源極和第五NMOS管的源極相接。

所述第二級驅(qū)動電路包括：

串聯(lián)的第十PMOS管和第十一NMOS管，二者的串聯(lián)連接點接第一驅(qū)動輸出線，二者的柵極相接作為第二級驅(qū)動電路輸入端的第二輸入點；

串聯(lián)的第十二PMOS管和第十三NMOS管，二者的串聯(lián)連接點接第二驅(qū)動輸出線，二者的柵極相接作為第二級驅(qū)動電路輸入端的第一輸入點；

第十PMOS管的源極和第十二PMOS管的源極相接，第十一NMOS管的源極和第十三NMOS管的源極相接。

由于本發(fā)明是對差分信號進行處理，故所涉電路單元的輸入端都包括兩個輸入點，輸出端亦包括兩個輸出點。

本發(fā)明通過聯(lián)合使用第一級驅(qū)動電路和第二級驅(qū)動電路，在時鐘跳變沿產(chǎn)生一個脈沖寬度等于延遲電路的脈沖信號，增強了高頻信號，從而再將全擺幅輸入時鐘信號轉(zhuǎn)換成低擺幅輸出時鐘信號時，補償了互連線的高頻衰減。

附圖說明

圖1是本發(fā)明實施例提供的差分時鐘驅(qū)動電路的框圖；

圖2是本發(fā)明實施例提供的延遲電路示意圖；

圖3是本發(fā)明實施例提供的差分時鐘驅(qū)動電路示意圖；

圖4是圖3電路中部分信號的時序圖；

圖5是圖3電路中部分信號的時序圖。

具體實施方式

本發(fā)明包括：

第一級驅(qū)動電路，以軌到軌差分時鐘信號為輸入信號源；

延遲電路，與第一級驅(qū)動電路相連，以軌到軌差分輸入時鐘信號為輸入信號源，并產(chǎn)生一個延遲輸出；

第二級驅(qū)動電路，以延遲電路的輸出為輸入信號源；

脈沖發(fā)生器，以軌到軌差分輸入信號和延遲電路的差分輸出信號為輸入，并產(chǎn)生一個脈沖寬度等于延遲電路延遲時間的脈沖信號；

第三級驅(qū)動電路，與脈沖發(fā)生器電路輸出相連，并以該脈沖信號作為該電路的開關(guān)控制信號；