[發明專利]比較器、電路裝置、物理量傳感器、電子設備以及移動體

有效

• 申請號: 201710570158.6
• 申請日: 2017-07-13
• 公開（公告）號: CN107658292B
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 羽田秀生
• 申請（專利權）人: 精工愛普生株式會社
• 主分類號: H01L27/02
• 分類號: H01L27/02;H03M1/38
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;鄧毅

本發明提供比較器、電路裝置、物理量傳感器、電子設備以及移動體。能夠確保延遲時間，并且減少布局面積。比較器(50)包括第1電壓時間轉換電路(10)、第2電壓時間轉換電路(20)以及判定電路(30)。第1延遲單元(UA1)具有：第1第一導電類型晶體管，其電流根據第1輸入信號(PIN)而受到控制；第1第二導電類型晶體管，其電流根據第2輸入信號(NIN)而受到控制；以及設置在它們中間的第1延遲緩沖器。第2延遲單元(UB1)具有：第2第一導電類型晶體管，其電流根據第2輸入信號(NIN)而受到控制；第2第二導電類型晶體管，其電流根據第1輸入信號(PIN)而受到控制；以及設置在它們中間的第2延遲緩沖器。

技術領域

本發明涉及比較器、電路裝置、物理量傳感器、電子設備以及移動體等。

背景技術

如下這樣的時域(Time-Domain)型比較器已被眾所周知，該比較器將輸入電壓電平轉換為時間(例如，信號沿的延遲時間、脈沖信號的脈寬、時鐘信號的周期等)，對該時間進行比較，由此，進行輸入電壓電平的比較。

例如，在專利文獻1中公開了時域型比較器以及使用該時域型比較器的逐次比較型A/D轉換器。專利文獻1的時域型比較器包括輸入第1、第2輸入電壓以及時鐘信號的第1、第2電壓時間轉換電路，通過對第1、第2電壓時間轉換電路中的時鐘信號的延遲時間(第1、第2延遲時間)進行比較來比較第1、第2輸入電壓。第1電壓時間轉換電路包括多個延遲級，各延遲級包括雙級的反相器。在第1級的反相器與“地”之間設置有N型晶體管，在第2級的反相器與電源之間設置有P型晶體管。并且，N型晶體管輸入第1輸入電壓，P型晶體管輸入第2輸入電壓。第2電壓時間轉換電路是相同的結構，但是，N型晶體管輸入第2輸入電壓，P型晶體管輸入第1輸入電壓。通過這樣的結構，根據第1、第2輸入電壓的大小確定第1、第2延遲時間的大小，能夠進行電壓比較。

專利文獻1：美國專利第8373444號說明書

在上述這樣的時域型比較器中，延遲時間(將電壓轉換成時間的增益)是根據延遲級的級數確定的，存在需要與該延遲級的級數對應的布局面積的課題。例如，為了增加延遲時間，需要增加延遲級的級數，從而布局面積增大。

例如，在上述的專利文獻1中，由于構成為僅使時鐘信號的一個沿延遲，因此，為了增加延遲時間，必須增加級數。即，在多個延遲級內輸入一個沿(上升沿)、并使該沿延遲的情況下，下一個輸入沿必然成為另一個沿(下降沿)。因此，即使要將多個延遲級的輸出反饋到輸入側而重復延遲，也無法使第二次循環的下降沿延遲。即，由于不能將多個延遲級的輸出反饋到輸入側而重復延遲，因此，為了增加延遲時間，需要增加級數。

發明內容

根據本發明的幾種方式，能夠提供確保延遲時間并且能夠減少布局面積的比較器、電路裝置、物理量傳感器、電子設備以及移動體等。

本發明是為了解決上述課題的至少一部分而完成的，并且能夠作為以下的形態或方式實現。

本發明的一個方式涉及比較器，該比較器包括：第1電壓時間轉換電路，其具有第1延遲電路，輸入第1輸入信號和第2輸入信號；第2電壓時間轉換電路，其具有第2延遲電路，輸入所述第1輸入信號和所述第2輸入信號；以及判定電路，其根據所述第1電壓時間轉換電路的輸出信號和所述第2電壓時間轉換電路的輸出信號，判定所述第1輸入信號和所述第2輸入信號的大小，所述第1延遲電路具有的第1延遲單元具有：第1第一導電類型晶體管，其電流根據所述第1輸入信號而受到控制；第1第二導電類型晶體管，其電流根據所述第2輸入信號而受到控制；以及第1延遲緩沖器，其設置在所述第1第一導電類型晶體管與所述第1第二導電類型晶體管之間，使所述第1延遲單元的輸入信號延遲后輸出，所述第2延遲電路具有的第2延遲單元具有：第2第一導電類型晶體管，其電流根據所述第2輸入信號而受到控制；第2第二導電類型晶體管，其電流根據所述第1輸入信號而受到控制；以及第2延遲緩沖器，其設置在所述第2第一導電類型晶體管與所述第2第二導電類型晶體管之間，使所述第2延遲單元的輸入信號延遲后輸出。