[發明專利]半導體元件及其制造方法

有效

• 申請號: 201710569317.0
• 申請日: 2017-07-13
• 公開（公告）號: CN109256389B
• 公開（公告）日: 2021-06-11
• 發明（設計）人: 黃啟豪;楊金成
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11524;H01L27/11551;H01L27/11568;H01L27/1157;H01L27/11578
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

1.一種半導體元件，包括：

基底，所述基底中具有凹槽；以及

刻蝕停止層，位于所述基底中，環繞包覆所述凹槽的底面及部分側壁，其中凹槽的側壁暴露出部分的基底，以及被凹槽暴露的基底側壁與被凹槽暴露的刻蝕停止層側壁為垂直對齊，所述刻蝕停止層包括第一摻雜層，且所述第一摻雜層的移除速率小于所述基底的移除速率。

2.如權利要求1所述的半導體元件，其中所述刻蝕停止層為多層結構，還包括第二摻雜層，位于所述第一摻雜層中，其中所述第二摻雜層的移除速率小于所述第一摻雜層的移除速率。

3.如權利要求2所述的半導體元件，其中所述第二摻雜層與所述第一摻雜層包含相同的雜質，且所述第二摻雜層的雜質的濃度高于所述第一摻雜層的雜質的濃度。

4.如權利要求2所述的半導體元件，其中所述第二摻雜層與所述第一摻雜層包含不同的雜質。

5.如權利要求1至4中任一項所述的半導體元件，其中所述刻蝕停止層的雜質包括硼原子、氮原子、碳原子或其組合。

6.如權利要求5所述的半導體元件，還包括：三維存儲器，配置于所述凹槽中。

7.一種半導體元件，包括：

基底，所述基底中具有凹槽；以及

摻雜結構，位于所述基底中，且位于所述凹槽的兩側，至少覆蓋所述凹槽的部分側壁，其中凹槽的側壁暴露出部分的基底，以及被凹槽暴露出的基底側壁與被凹槽暴露的摻雜結構側壁為垂直對齊，其中所述摻雜結構的移除速率大于所述基底的移除速率。

8.如權利要求1至4，7中任一項所述的半導體元件，還包括：三維存儲器，配置于所述凹槽中。

9.一種半導體元件的制造方法，包括：

提供基底；

形成刻蝕控制層于所述基底中，其中所述刻蝕控制層與所述基底的移除速率不同；以及

進行移除工藝，以形成凹槽于所述基底中，且所述凹槽的至少部分側壁被所述刻蝕控制層包圍，

其中，所述刻蝕控制層包括第一摻雜層，所述第一摻雜層的移除速率小于所述基底的移除速率，所述移除工藝以所述刻蝕控制層為刻蝕停止層，所述移除工藝停止于刻蝕停止層中；或者，

所述刻蝕控制層包括摻雜結構，所述摻雜結構的移除速率大于所述基底的移除速率，所述移除工藝以所述基底為刻蝕停止層，所述移除工藝停止于刻蝕停止層下方的基底中。