[發明專利]一種可配置低速PAD、具有智能可重構接口BMC芯片

有效

• 申請號: 201710567605.2
• 申請日: 2017-07-12
• 公開（公告）號: CN107390575B
• 公開（公告）日: 2019-06-28
• 發明（設計）人: 劉同強;王朝輝;童元滿;趙元
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 張亮

1.一種可配置低速PAD，其特征在于，包括第一CMOS管(M1)、第七CMOS管(M7)、第二CMOS管(M2)、第三CMOS管(M3)和多路復用器(U8)；

第七CMOS管(M7)的柵極連接有第四與非門(U4)的輸出端，第七CMOS管(M7)的漏極與第一CMOS管(M1)的漏極連接，第一CMOS管(M1)的漏極與第七CMOS管(7)的漏極連接點連接到芯片PAD引腳；第七CMOS管(M7)的源極連接有電源；

第四與非門(U4)的第一輸入端連接有第一非門(U6)的輸出端，第四與非門(U4)的第二輸入端連接有第二非門(U7)的輸出端，第二非門(U7)的輸入端連接可配置低速PAD外部的控制信號；

第一非門(U6)的輸入端連接有或非門(U5)的第一輸入端，或非門(U5)的第二輸入端和第四與非門(U4)的第三輸入端均連接到多路復用器(U8)的輸出端，或非門(U5)的輸出端連接到第一CMOS管(M1)的柵極；

多路復用器(U8)的信號輸入端和選擇輸入端均分別連接可配置低速PAD外部的控制信號；多路復用器(U8)的選擇輸入端連接有第三非門(U9)的輸入端，同時第三非門(U9)的輸入端連接可配置低速PAD外部的控制信號；第三非門(U9)的輸出端連接有第一緩沖器(U10)的第二輸入端，第二COM管(M2)的源極和第三CMOS管(M3)的源極連接后連接到第一緩沖器(U10)的第一輸入端，第二COM管(M2)的柵極和第三CMOS管(M3)的柵極連接；第二COM管(M2)的柵極和第三CMOS管(M3)的柵極連接點連接有第三緩沖器(U12)的輸出端，第三CMOS管(M3)的漏極連接到電源(VDD)；

第三緩沖器(U12)的第一輸入端通過第四電阻(R4)連接到第一CMOS管(M1)的漏極，第三緩沖器(U12)的第二輸入端連接可配置低速PAD外部的控制信號；

第一緩沖器(U10)的第一輸入端還連接有第二緩沖器(U11)的第一輸入端，第二緩沖器(U11)的第二輸入端連接到第三非門(U9)的輸入端；第一CMOS管(M1)的源極和第二CMOS管(M2)的漏極均接地；第三緩沖器(U12)的第一輸入端還連接有第四電阻(R4)的一端，第四電阻(R4)的另一端連接到第一上拉電阻(R1)的第二端；

第三緩沖器(U12)的第一輸入端還連接有第一二極管(D1)的陰極和第二二極管(D2)的陽極，第二二極管(D2)的陰極連接有第三二極管(D3)的陽極，第三二極管(D3)的陰極接電源(VDD)，第一二極管(D1)的陽極接地；

第七CMOS管(M7)的漏極連接有第四二極管(D4)的陰極和第五二極管(D5)的陽極，第五二極管(D5)的陰極連接有第六二極管(D6)的陽極，第六二極管(D6)的陰極接電源(VDD)，第四二極管(D4)的陽極接地；可配置低速PAD還包括上拉電阻選擇電路；

上拉電阻選擇電路包括第四CMOS管(M4)、第五CMOS管(M5)和第六CMOS管(M6)；

第四CMOS管(M4)的柵極連接有第二與非門(U2)的輸出端，第二與非門(U2)的輸入端連接可配置低速PAD外部的控制信號，第四CMOS管(M4)的漏極連接有第一上拉電阻(R1)的第一端；

第五CMOS管(M5)的柵極連接有第三與非門(U3)的輸出端，第三與非門(U3)的輸入端連接可配置低速PAD外部的控制信號，第五CMOS管(M5)的漏極連接有第二上拉電阻(R2)的第一端；

第六CMOS管(M6)的柵極連接有第一與非門(U1)的輸出端，第一與非門(U1)的輸入端連接可配置低速PAD外部的控制信號，第六CMOS管(M6)的漏極連接有第三上拉電阻(R3)的第一端；

第四CMOS管(M4)的源極、第五CMOS管(M5)的源極和第六CMOS管(M6)的源極均連接到電源(VDD)；

第一上拉電阻(R1)的第二端、第二上拉電阻(R2)的第二端、第三上拉電阻(R3)的第二端均連接到第七CMOS管(M7)的漏極；

第一與非門(U1)的第一輸入端、第二與非門(U2)的第一輸入端和第三與非門(U3)的第一輸入端均與第二非門(U7)的輸入端連接。