[發明專利]一種光學鄰近修正方法

有效

• 申請號: 201710566152.1
• 申請日: 2017-07-12
• 公開（公告）號: CN109254494B
• 公開（公告）日: 2021-11-12
• 發明（設計）人: 杜杳雋;王興榮
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: G03F1/36
• 分類號: G03F1/36
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;翟海青

本發明提供一種光學鄰近修正方法，包括：提供經過至少一次光學鄰近修正后的切割層圖形；對切割層圖形進行光學模擬，以獲得模擬輪廓，其中，模擬輪廓包括關鍵邊緣和非關鍵邊緣；將模擬輪廓和目標輪廓進行比較，分別獲得關鍵邊緣的邊緣放置誤差和非關鍵邊緣的邊緣放置誤差；計算成本函數，成本函數為關鍵邊緣的邊緣放置誤差的加權平方和，以及非關鍵邊緣的邊緣放置誤差的加權平方和之和，關鍵邊緣的邊緣放置誤差的權重大于非關鍵邊緣的邊緣放置誤差的權重；判斷成本函數是否超出標準范圍，若超出則繼續對切割層圖形進行光學鄰近修正，直到成本函數在標準范圍內，若在標準范圍內則光學鄰近修正終止。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種光學鄰近修正方法。

背景技術

在目前的一些半導體工藝制程中，特別是FinFET器件的制備工藝中，通常需要使用切割層(也即掩膜圖形)，對形成在半導體襯底上的長度較長的多個鰭片結構進行切割，該切割層的輪廓包括對切割起主要作用的與所述鰭片結構的長度延伸方向垂直的邊緣以及對切割基本不起作用的與所述鰭片結構的長度延伸方向平行的邊緣，可以利用刻蝕工藝進行切割，以將長度較長的多個鰭片切割為多個不同長度的鰭片，對應的需要能夠實現該切割功能的掩模版，該掩模版上設置相應的切割層圖形。

當集成電路的特征尺寸接近光刻機曝光的系統極限，即特征尺寸接近或小于光刻光源時，硅片上制造出的版圖會出現明顯的畸變，該現象稱為光學鄰近效應。為了應對光學鄰近效應，提出了分辨率增強技術。其中，光學鄰近修正(即OPC)已成為最重要的技術。通常實施光學鄰近修正(即OPC)以確保模擬輪廓能夠與目標輪廓相吻合，當前一種有效的方法是基于邊緣放置誤差(edge placement error,EPE)控制使模擬輪廓符合規格。切割層的輪廓中與所述鰭片結構的長度延伸方向垂直的邊緣對應所述模擬輪廓的關鍵邊緣，與鰭片結構的長度延伸方向平行的邊緣對應模擬輪廓的非關鍵邊緣，通常切割層圖形的模擬輪廓的關鍵邊緣的EPE應嚴格控制在±1nm之內，而非關鍵邊緣的EPE可放松到±5nm之內。如何使模擬輪廓的關鍵邊緣的邊緣放置誤差更小，進而提高光學鄰近修正的精度一直是業界內研究的熱點。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現有技術的不足，本發明一方面提供一種光學鄰近修正方法，包括：

提供經過至少一次光學鄰近修正后的切割層圖形，所述切割層圖形位于掩模版上，所述切割層圖形用于轉印至半導體襯底上以形成掩膜圖形，進而以所述掩膜圖形為掩模對半導體器件中的待切割結構進行切割；

對所述切割層圖形進行光學模擬，以獲得模擬輪廓，其中，所述模擬輪廓包括關鍵邊緣和非關鍵邊緣，所述掩膜圖形的輪廓中與所述待切割結構相交的邊緣對應所述模擬輪廓的所述關鍵邊緣，與所述待切割結構不相交的邊緣對應所述模擬輪廓的所述非關鍵邊緣；

將所述模擬輪廓和目標輪廓進行比較，分別獲得所述關鍵邊緣的邊緣放置誤差和所述非關鍵邊緣的邊緣放置誤差；

計算成本函數，所述成本函數為所述關鍵邊緣的邊緣放置誤差的加權平方和，以及所述非關鍵邊緣的邊緣放置誤差的加權平方和之和，其中，所述關鍵邊緣的邊緣放置誤差的權重大于所述非關鍵邊緣的邊緣放置誤差的權重；

判斷所述成本函數是否超出標準范圍，若超出則繼續對所述切割層圖形進行光學鄰近修正，直到所述成本函數在標準范圍內，若在標準范圍內則光學鄰近修正終止。

示例性地，所述半導體器件包括FinFET器件，所述待切割結構包括形成在所述FinFET器件上的鰭片結構，以所述掩膜圖形為掩模沿與所述鰭片結構的長度延伸方向垂直的方向對所述鰭片結構進行切割；