[發(fā)明專利]一種用于高壓焊點(diǎn)密度集成電路的ESD保護(hù)結(jié)構(gòu)

在審

• 申請(qǐng)?zhí)枺?/td>: 201710565671.6
• 申請(qǐng)日: 2017-07-12
• 公開(kāi)（公告）號(hào): CN107147098A
• 公開(kāi)（公告）日: 2017-09-08
• 發(fā)明（設(shè)計(jì)）人: 劉吉平;張懷東;周蘊(yùn)言;馮冰
• 申請(qǐng)（專利權(quán)）人: 深圳市航順芯片技術(shù)研發(fā)有限公司
• 主分類號(hào): H02H9/04
• 分類號(hào): H02H9/04
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路結(jié)構(gòu)技術(shù)領(lǐng)域，具體的說(shuō)是涉及一種用于高壓焊點(diǎn)密度集成電路的ESD保護(hù)結(jié)構(gòu)。

背景技術(shù)

現(xiàn)有技術(shù)的集成電路，在壓焊點(diǎn)密度很高時(shí)，由于壓焊點(diǎn)比較多，往往會(huì)使芯片整體面積偏大，因?yàn)閴汉更c(diǎn)比較多，所以端口上ESD保護(hù)電路面積很大，從而導(dǎo)致芯片整體面積比較大，進(jìn)而增加成本。上述缺陷，值得解決。

發(fā)明內(nèi)容

為了克服現(xiàn)有的技術(shù)的不足, 本發(fā)明提供一種用于高壓焊點(diǎn)密度集成電路的ESD保護(hù)結(jié)構(gòu)。

本發(fā)明技術(shù)方案如下所述：

一種用于高壓焊點(diǎn)密度集成電路的ESD保護(hù)結(jié)構(gòu)，其特征在于，包括地線、第一保護(hù)器，第二保護(hù)器，第一端口，第二端口以及內(nèi)部電路，所述地線兩側(cè)分別設(shè)置有所述第一保護(hù)器以及所述第二保護(hù)器，所述第一保護(hù)器分別與所述第一端口以及所述內(nèi)部電路相連接，所述第一端口與所述內(nèi)部電路相連接，所述第二保護(hù)器分別與所述第二端口以及所述內(nèi)部電路相連接，所述第二端口與所述內(nèi)部電路相連接。

進(jìn)一步的，所述第一保護(hù)器為第一NMOS管或者第一二極管。

進(jìn)一步的，所述第二保護(hù)器為第二NMOS管或者第二二極管。

根據(jù)上述方案的本發(fā)明，其有益效果在于，本發(fā)明通過(guò)在端口的壓焊點(diǎn)之間放置地線，有效的利用了端口的壓焊點(diǎn)之間的芯片面積，且采用只有NMOS管或者二極管作為一級(jí)ESD保護(hù)，也大大的節(jié)省端口部分的芯片面積，本發(fā)明結(jié)構(gòu)簡(jiǎn)單，成本低。

附圖說(shuō)明

圖1為本發(fā)明使用NMOS管的ESD保護(hù)電路結(jié)構(gòu)示意圖；

圖2為本發(fā)明使用二極管的ESD保護(hù)電路結(jié)構(gòu)示意圖；

圖3為本發(fā)明混合使用NMOS管與二極管的ESD保護(hù)電路結(jié)構(gòu)示意圖；

圖4為本發(fā)明具體實(shí)施例圖；

圖5為本發(fā)明與傳統(tǒng)的芯片面積對(duì)比示意圖。

具體實(shí)施方式

下面結(jié)合附圖以及實(shí)施方式對(duì)本發(fā)明進(jìn)行進(jìn)一步的描述：

如圖1-5所示，一種用于高壓焊點(diǎn)密度集成電路的ESD保護(hù)結(jié)構(gòu)，包括地線、第一保護(hù)器，第二保護(hù)器，第一端口，第二端口以及內(nèi)部電路，所述地線兩側(cè)分別設(shè)置有所述第一保護(hù)器以及所述第二保護(hù)器，所述第一保護(hù)器分別與所述第一端口以及所述內(nèi)部電路相連接，所述第一端口與所述內(nèi)部電路相連接，所述第二保護(hù)器分別與所述第二端口以及所述內(nèi)部電路相連接，所述第二端口與所述內(nèi)部電路相連接，所述第一保護(hù)器為第一NMOS管或者第一二極管，所述第二保護(hù)器為第二NMOS管或者第二二極管。

所述內(nèi)部電路通過(guò)二級(jí)保護(hù)或者電阻分別與所述第一保護(hù)器以及所述第一端口相連接，當(dāng)然，所述內(nèi)部電路也可以直接與所述第一保護(hù)器以及所述第一端口相連接；

所述內(nèi)部電路通過(guò)二級(jí)保護(hù)或者電阻分別與所述第二保護(hù)器以及所述第二端口相連接，當(dāng)然，所述內(nèi)部電路也可以直接與所述第二保護(hù)器以及所述第二端口相連接。

本發(fā)明具體實(shí)施例：

本發(fā)明中，芯片的面積主要包括壓焊點(diǎn)及端口ESD保護(hù)電路，可以根據(jù)芯片的鍵合圖（或者叫打線圖）要求，把壓焊點(diǎn)擺成二圈，這比壓焊點(diǎn)擺成一圈減小很多芯片面積，圖5左側(cè)為本發(fā)明的壓焊點(diǎn)擺成二圈的芯片結(jié)構(gòu)示意圖，圖5右側(cè)為傳統(tǒng)的壓焊點(diǎn)擺成一圈的芯片結(jié)構(gòu)示意圖，顯然，壓焊點(diǎn)擺成二圈的芯片面積比壓焊點(diǎn)擺成一圈的芯片面積小很多。

本發(fā)明中在外圈壓焊點(diǎn)與內(nèi)圈壓焊點(diǎn)之間放置地線，并讓地線有一定的寬度，但是地線不能太細(xì)，因?yàn)楦鲏汉更c(diǎn)之間靜電的釋放主要通過(guò)此地線。

本發(fā)明的集成電路ESD保護(hù)器：叉指狀NMOS或者二極管也擺放在地線兩側(cè)，并與地線連接。

本發(fā)明所有的壓焊點(diǎn)與其相對(duì)應(yīng)的ESD一級(jí)保護(hù)器件的叉指狀NMOS或者二極管連接。同時(shí)地線與電源線之間可加入特殊的ESD保護(hù)電路，也可以使用叉指狀NMOS或者二極管作為ESD保護(hù)器件。

本發(fā)明通過(guò)在端口的壓焊點(diǎn)之間放置地線，有效的利用了端口的壓焊點(diǎn)之間的芯片面積，且采用只有NMOS管或者二極管作為一級(jí)ESD保護(hù)，也大大的節(jié)省端口部分的芯片面積，本發(fā)明結(jié)構(gòu)簡(jiǎn)單，成本低。

應(yīng)當(dāng)理解的是，對(duì)本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)，可以根據(jù)上述說(shuō)明加以改進(jìn)或變換，而所有這些改進(jìn)和變換都應(yīng)屬于本發(fā)明所附權(quán)利要求的保護(hù)范圍。

上面結(jié)合附圖對(duì)本發(fā)明專利進(jìn)行了示例性的描述，顯然本發(fā)明專利的實(shí)現(xiàn)并不受上述方式的限制，只要采用了本發(fā)明專利的方法構(gòu)思和技術(shù)方案進(jìn)行的各種改進(jìn)，或未經(jīng)改進(jìn)將本發(fā)明專利的構(gòu)思和技術(shù)方案直接應(yīng)用于其它場(chǎng)合的，均在本發(fā)明的保護(hù)范圍內(nèi)。