[發明專利]動態隨機存取存儲器及其制造方法

有效

• 申請號: 201710564443.7
• 申請日: 2017-07-12
• 公開（公告）號: CN109256382B
• 公開（公告）日: 2021-06-22
• 發明（設計）人: 竹迫壽晃;陳皇男;張維哲
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 馬雯雯;臧建明

本發明提供一種動態隨機存取存儲器及其制造方法，包括：襯底、多個隔離結構、多個字線組、多個位線結構、多個間隙壁、多個電容器以及多個電容器接觸窗。隔離結構位于襯底中，以將襯底分隔成多個有源區。有源區被配置成帶狀且排列成一陣列。字線組沿著Y方向平行配置于襯底中。位線結構沿著X方向平行配置于襯底上，且橫越字線組。間隙壁沿著X方向平行配置于位線結構的側壁上，其中間隙壁包括氧化硅。電容器分別配置于有源區的長邊的兩端點上。電容器接觸窗分別位于電容器與有源區之間。

技術領域

本發明涉及一種存儲元件及其制造方法，尤其涉及一種動態隨機存取存儲器及其制造方法。

背景技術

動態隨機存取存儲器屬于一種揮發性存儲器，其是由多個存儲單元所構成。詳細地說，每一個存儲單元主要是由一個晶體管與一個由晶體管所操控的電容器所構成，且每一個存儲單元通過字線與位線彼此電性連接。為提升動態隨機存取存儲器的集成度以加快元件的操作速度，并符合消費者對于小型化電子裝置的需求，近年來發展出埋入式字線動態隨機存取存儲器(buried word line DRAM)，以滿足上述種種需求。

在先前技術中，常使用較厚的位線間隙壁來減少相鄰位線之間的寄生電容。然而，在存儲器的集成度提高與元件尺寸縮小的情況下，較厚的位線間隙壁會壓縮電容器接觸窗(Capacitor Contact)的線寬，使得電容器接觸窗與有源區之間的接觸面積縮小。由于電容器接觸窗與有源區之間的接觸面積變小，將使得電容器接觸窗與有源區之間的阻值增加，進而降低產品可靠度。因此，如何發展一種動態隨機存取存儲器及其制造方法，其可降低相鄰位線之間的寄生電容并維持電容器接觸窗與有源區之間的接觸面積將成為重要的一門課題。

發明內容

本發明提供一種動態隨機存取存儲器及其制造方法，其可降低相鄰位線之間的寄生電容并維持電容器接觸窗與有源區之間的接觸面積。

本發明提供一種動態隨機存取存儲器，包括：襯底、多個隔離結構、多個字線組、多個位線結構、多個間隙壁、多個電容器以及多個電容器接觸窗。所述隔離結構位于所述襯底中，以將所述襯底分隔成多個有源區。所述有源區被配置成帶狀且排列成一陣列。所述字線組沿著Y方向平行配置于所述襯底中。所述位線結構沿著X方向平行配置于所述襯底上，且橫越所述字線組。所述間隙壁沿著X方向平行配置于所述位線結構的側壁上，其中所述間隙壁包括氧化硅。所述電容器分別配置于所述有源區的長邊的兩端點上。所述電容器接觸窗分別位于所述電容器與所述有源區之間。

本發明提供一種動態隨機存取存儲器的制造方法，其步驟如下。在襯底中形成多個隔離結構，以將所述襯底分隔成多個有源區。所述有源區被配置成帶狀且排列成一陣列。在所述襯底中形成多個字線組。所述字線組沿著Y方向延伸并穿過所述隔離結構與所述有源區，以將所述襯底分成多個第一區與多個第二區。所述第一區與所述第二區沿著X方向交替排列且所述字線組位于所述第一區中。在所述襯底上形成多個位線結構。所述位線結構沿著所述X方向延伸并橫跨所述字線組。在所述位線結構的側壁上分別形成多個間隙壁。在所述第二區的所述襯底上形成多個導體層。在所述第一區的所述襯底上形成多個第一介電層。所述導體層的頂面低于所述第一介電層的頂面。在所述導體層中分別形成多個第二介電層。各所述第二介電層將所對應的導體層分隔成兩個導體柱。所述第一介電層的材料與所述第二介電層的材料相同。在所述導體柱上分別形成多個電容器。

基于上述，本發明通過先形成導體層，再于導體層中形成第一介電層與第二介電層，以將導體層分隔成多個導體柱(或電容器接觸窗)。因此，本發明可簡化電容器接觸窗的制造方法并使得電容器接觸窗維持為柱狀結構。而且所形成的電容器接觸窗的底部寬度可大于或等于電容器接觸窗的頂部寬度，其可降低電容器接觸窗與有源區之間的阻值，藉此增加動態隨機存取存儲器的讀取速度，進而提升產品效率與可靠度。另外，本發明將配置于位線結構的側壁上的間隙壁的材料置換為氧化硅，以降低相鄰位線結構之間的寄生電容，進而提升存儲器的效能。此外，本發明將電容器接觸窗旁的介電層的材料皆置換為氮化硅，其可避免過度蝕刻而導致相鄰兩個電容器接觸窗短路的問題。