[發明專利]一種半導體器件及其制備方法、電子裝置

有效

• 申請號: 201710556820.2
• 申請日: 2017-07-10
• 公開（公告）號: CN109244088B
• 公開（公告）日: 2022-02-01
• 發明（設計）人: 張建華;汪新學;王明軍
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;馮永貞

1.一種半導體器件的制備方法，其特征在于，所述制備方法包括：

提供基底，所述基底包括像素區，在所述像素區中形成有預定位于隔離層下方的第一離子注入區；

在所述基底上形成柵極介電層；

在所述柵極介電層上形成具有開口的掩膜層，其中所述開口對準所述第一離子注入區；

在所述掩膜層和所述柵極介電層上形成第一隔離層；

在所述第一離子注入區的下方形成第二離子注入區；

在所述第一隔離層上形成第二隔離層并完全填充所述開口；

執行平坦化至所述掩膜層，以形成所述隔離層；

濕法蝕刻去除所述掩膜層，以露出所述隔離層；

在所述隔離層的側壁上形成間隙壁并覆蓋部分所述柵極介電層；

在所述隔離層、所述間隙壁和所述柵極介電層上形成柵極結構，所述間隙壁作為阻擋層，以防止在形成所述柵極結構的過程中在所述隔離層上形成殘留。

2.根據權利要求1所述的方法，其特征在于，所述柵極介電層包括第一柵極介電層和第二柵極介電層，其中，所述第一柵極介電層位于所述隔離層和所述間隙壁下方的所述基底上，所述第二柵極介電層位于所述隔離層和所述間隙壁外側的所述基底上。

3.根據權利要求2所述的方法，其特征在于，形成所述柵極介電層的方法包括：

提供基底，在所述基底上形成有第一柵極介電層，在所述第一柵極介電層上形成有所述隔離層；

在所述隔離層的側壁上形成間隙壁并覆蓋部分所述第一柵極介電層；

去除未被所述隔離層和所述間隙壁覆蓋的所述第一柵極介電層，以露出所述基底；

在露出的所述基底上形成所述第二柵極介電層；

所述隔離層和所述第二柵極介電層上形成所述柵極結構。

4.根據權利要求2所述的方法，其特征在于，所述第一柵極介電層和所述第二柵極介電層的材料相同。

5.根據權利要求1所述的方法，其特征在于，所述柵極結構至少部分地覆蓋所述隔離層頂部并延伸至所述基底上的所述柵極介電層上。

6.根據權利要求1所述的方法，其特征在于，形成所述柵極結構的方法包括：

在所述隔離層、所述間隙壁和所述柵極介電層上形成柵極材料層，以覆蓋所述隔離層和所述柵極介電層；

圖案化所述柵極材料層，以形成所述柵極結構。

7.根據權利要求6所述的方法，其特征在于，所述柵極材料層包括多晶硅。

8.根據權利要求1所述的方法，其特征在于，所述掩膜層包括氮化硅層。

9.根據權利要求1所述的方法，其特征在于，使用濕法蝕刻去除所述掩膜層。

10.一種半導體器件，其特征在于，所述半導體器件包括：

基底，所述基底包括像素區；

第一離子注入區和第二離子注入區，位于所述像素區中，所述第一離子注入區位于所述第二離子注入區上，且所述第一離子注入區和所述第二離子注入區在所述像素區內組合成T型；

位于所述基底上的柵極介電層；

隔離層，位于所述第一離子注入區上的部分所述柵極介電層上；

間隙壁，位于所述隔離層的側壁上并覆蓋部分所述柵極介電層；

柵極結構，位于所述隔離層、所述間隙壁和所述柵極介電層上，所述間隙壁作為阻擋層，以防止在形成所述柵極結構的過程中在所述隔離層上形成殘留。

11.根據權利要求10所述的半導體器件，其特征在于，所述柵極結構至少部分地覆蓋所述隔離層頂部并延伸至所述基底上的所述柵極介電層上。

12.根據權利要求10所述的半導體器件，其特征在于，所述柵極介電層包括位于所述基底上的第一柵極介電層和第二柵極介電層，其中，所述第一柵極介電層位于所述隔離層和所述間隙壁下方的基底上，所述第二柵極介電層位于所述隔離層和所述間隙壁外側的基底上。