[發明專利]多層電容器的制造方法

有效

• 申請號: 201710552554.6
• 申請日: 2017-07-07
• 公開（公告）號: CN107204331B
• 公開（公告）日: 2019-08-23
• 發明（設計）人: 劉瑋蓀
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅

本發明提出了一種多層電容器的制造方法，通過形成多層電容器的第一電極、第二電極和介電層，形成多個電容器層，減小了電容器的體積，再形成介質層以包裹住多層電容器，采用刻蝕的方法刻蝕層疊體一側的第一電極，使層疊體這一側的第一電極較第二電極短，采用刻蝕的方法刻蝕層疊體另一側的第二電極，使層疊體這一側的第二極較第一電極短，避免了刻蝕大量的溝槽和使用更多的掩模層，精簡了工藝、提升了多層電容器的器件的性能。

技術領域

本發明涉及半導體集成電路制造領域，尤其涉及一種多層電容器的制造方法。

背景技術

多層電容器是安裝于各種電子產品的印刷電路板中用于充放電的芯片式電容器，被廣泛的應用于電子產品中。目前，半導體集成電路制造技術飛速發展，隨之帶來的是移動通信裝置和便攜式電子裝置市場的拓展，需要體積小、容量大、成本低廉的多層電容器，由此對多層電容器的制造方法也提出了更高的要求。

現有的一類多層電容器的制造方法，是將多個電容器層通過施加熱硬化粘合劑或紫外硬化粘合劑粘合起來，在電容器層兩側設置有階梯部分，用以區分兩個電極。這類電容器的制造方法工藝雖簡單，但是無法將電容的體積大，無法制作大容量的電容器。另一類多層電容器的制造方法引入了半導體薄膜，在基片上沉積具有高介電常數的介電膜和濺射處理電極膜，多個電極膜和介電膜層疊形成電容器，通過刻蝕的方式暴露出兩個電極，此類多層電容器也有局限性，其兩個電極端的結構在層疊結構中非常復雜，使用此類方法制造多層電容器需要刻蝕較多的溝槽和多個掩模層，工藝復雜，成本也相應增加。

所以，有必要開發一種體積小、質量優、需要較少掩模層的多層高密度電容器的制造方法。

發明內容

本發明的目的在于提供一種多層電容器的制造方法，使用該方法可以制造出體積小、質量優的多層高密度電容器，并且在制造過程中只需刻蝕較少的溝槽，使用較少的掩模層，并且兩個電極端的連接結構也非常簡單。

為了達到上述目的，本發明提供了一種多層電容器的制造方法，包括：

在襯底上形成層疊體，所述層疊體包括多個第一電極和多個第二電極，所述第一電極與第二電極交替設置，每個所述第一電極和所述第二電極之間設置有介電層；

刻蝕所述層疊體第一側的所有第一電極，使所述層疊體第一側的所有第一電極較所有第二電極短，所有第一電極形成第一外部電極；

刻蝕所述層疊體第二側的所有第二電極，使所述層疊體第二側的所有第二電極較所有第一電極短，所有第二電極形成第二外部電極，所述第二側與所述第一側相對；

形成金屬線，所述金屬線連接所述第一外部電極和所述第二外部電極；

可選的，所述第一電極的材料為Pt、Al、W、Ta、Cu、Co、Ni和Ti中的至少一種金屬或其導電氧化物及氮化物；所述第二電極的材料為Pt、Al、W、Ta、Cu、Co、Ni和Ti中的至少一種金屬或其導電氧化物及氮化物，所述第一電極的材料與所述第二電極的材料不同；

可選的，刻蝕所述層疊體第一側的所有第一電極，使所述層疊體第一側的所有第一電極較所有第二電極短，所有第一電極形成第一外部電極的步驟包括：

形成介質層以包覆所述層疊體；

刻蝕所述層疊體第一側的介質層，形成第一溝槽；

刻蝕所述第一溝槽內的所述第一電極，使所述層疊體第一側的所有第一電極較所有第二電極短，所有第一電極形成第一外部電極；

將所述第一溝槽填充滿并且平坦化；

可選的，刻蝕所述層疊體的第二側的所有第二電極，使所述層疊體第二側的所有第二電極較所有第一電極短，所有第二電極形成第二外部電極的步驟包括：

刻蝕所述層疊體第二側的介質層，形成第二溝槽；