[發明專利]多層電容器的制造方法有效
| 申請號: | 201710552554.6 | 申請日: | 2017-07-07 |
| 公開(公告)號: | CN107204331B | 公開(公告)日: | 2019-08-23 |
| 發明(設計)人: | 劉瑋蓀 | 申請(專利權)人: | 上海華虹宏力半導體制造有限公司 |
| 主分類號: | H01L23/64 | 分類號: | H01L23/64 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 屈蘅 |
| 地址: | 201203 上海市浦東*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 多層 電容器 制造 方法 | ||
1.一種多層電容器的制造方法,其特征在于,所述多層電容器的制造方法包括:
在襯底上形成層疊體,所述層疊體包括多個第一電極和多個第二電極,所述第一電極與第二電極交替設置,每個所述第一電極和所述第二電極之間設置有介電層;
刻蝕所述層疊體第一側的所有第一電極,使所述層疊體第一側的所有第一電極較所有第二電極短,所有第一電極形成第一外部電極;
刻蝕所述層疊體第二側的所有第二電極,使所述層疊體第二側的所有第二電極較所有第一電極短,所有第二電極形成第二外部電極,所述第二側與所述第一側相對;
形成金屬線,所述金屬線連接所述第一外部電極和所述第二外部電極;
刻蝕所述層疊體第一側的所有第一電極,使所述層疊體第一側的所有第一電極較所有第二電極短,所有第一電極形成第一外部電極的步驟包括:
形成介質層以包覆所述層疊體;
刻蝕所述層疊體第一側的介質層,形成第一溝槽;
刻蝕所述第一溝槽內的所述第一電極,使所述層疊體第一側的所有第一電極較所有第二電極短,所有第一電極形成第一外部電極;
將所述第一溝槽填充滿并且平坦化;
刻蝕所述層疊體的第二側的所有第二電極,使所述層疊體第二側的所有第二電極較所有第一電極短,所有第二電極形成第二外部電極的步驟包括:
刻蝕所述層疊體第二側的介質層,形成第二溝槽;
刻蝕所述第二溝槽內的所述第二電極,使所述層疊體第二側的所有第二電極較所有第一電極短,所有第二電極形成第二外部電極;
將所述第二溝槽填充滿并且平坦化。
2.如權利要求1所述的多層電容器的制造方法,其特征在于,所述第一電極的材料為Pt、Al、W、Ta、Cu、Co、Ni和Ti中的至少一種金屬或其導電氧化物及氮化物;所述第二電極的材料為Pt、Al、W、Ta、Cu、Co、Ni和Ti中的至少一種金屬或其導電氧化物及氮化物,所述第一電極的材料與所述第二電極的材料不同。
3.如權利要求1所述的多層電容器的制造方法,其特征在于,所述介質層的材料包括氧化硅、氮化硅和氮氧化硅中的一種或多種。
4.如權利要求1所述的多層電容器的制造方法,其特征在于,填充所述第一溝槽和所述第二溝槽的材料與所述介質層的材料相同。
5.如權利要求1所述的多層電容器的制造方法,其特征在于,形成金屬線,所述金屬線連接所述第一外部電極和所述第二外部電極的步驟包括:
刻蝕所述層疊體兩側的介質層以暴露出所有所述第一外部電極和所有所述第二外部電極,形成第三溝槽和第四溝槽;
在所述第三溝槽和所述第四溝槽的內表面上形成阻擋層,所述阻擋層完全覆蓋所述第三溝槽和所述第四溝槽的內表面;
形成導電材料層,所述導電材料層將所述第三溝槽和所述第四溝槽填充完全;
在所述導電材料層上形成金屬線,所述金屬線連接所述第一外部電極和所述第二外部電極。
6.如權利要求5所述的多層電容器的制造方法,其特征在于,所述阻擋層的材料包括TaN、TiN及TiW中的一種或多種。
7.如權利要求5所述的多層電容器的制造方法,其特征在于,所述導電材料層的材料包括Cu、W、Ag、Au、Ni、Pt、Co及Al中的一種或多種。
8.如權利要求1所述的多層電容器的制造方法,其特征在于,采用化學氣相沉積或原子層沉積形成所述介質層。
9.如權利要求1所述的多層電容器的制造方法,其特征在于,所述襯底與層疊體之間形成有氧化層。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司,未經上海華虹宏力半導體制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710552554.6/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體裝置的制造方法及半導體裝置
- 下一篇:陣列基板、顯示面板及顯示裝置





