[發明專利]一種基于FPGA的數據過濾方法及裝置

有效

• 申請號: 201710551317.8
• 申請日: 2017-07-07
• 公開（公告）號: CN107330106B
• 公開（公告）日: 2020-11-20
• 發明（設計）人: 丁良奎
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F16/335
• 分類號: G06F16/335;G06F9/52
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 羅滿

本發明公開了一種基于FPGA的數據過濾方法及裝置，該方法包括：接收規定數量的原始數據，根據各原始數據之間的相對位置關系進行編號，并通過過濾算法對原始數據進行過濾處理，得到過濾數據；依據過濾數據對應的編號確定過濾數據之間的相對位置關系；創建輸出數組，并按照過濾數據之間的相對位置關系將過濾數據寫入輸出數組。由此可見，本方法避免了在獲得過濾數據后無法確定每一個過濾數據與存儲單元的對應關系，保證了過濾數據的整體順序符合在原始數據中的相對位置，同時也保證了將過濾數據寫入輸出數組時不會出現數據之間的覆蓋或丟失，提高了數據的安全性和可用性。此外，本發明還提供一種基于FPGA的數據過濾裝置，有益效果如上所述。

技術領域

本發明涉及FPGA開發領域，特別是涉及一種基于FPGA的數據過濾方法及裝置。

背景技術

隨著大數據的發展，與大數據相關的深度學習成為當下的熱門，而深度學習往往需要使用到過濾算法對大數據進行篩選以獲得符合條件的數據。為了加速深度學習的發展，可以通過FPGA(現場可編程門陣列)進行深度學習的實現，由于FPGA采用硬件電路的執行方式對數據進行處理，所以執行速度高于傳統CPU對數據進行處理的速度，因此使用FPGA能夠提高數據處理效率。

在執行過濾算法時，需要將不符合要求的數據舍棄，并將符合要求的數據按照過濾前相對位置的順序寫入數組的存儲單元內。

然而，由于FPGA采用的是異步計算機制，所以當FPGA執行過濾算法時，往往會因為并行處理多個數據，而導致無法得知其余并行過濾的數據是否通過過濾，因此無法按照符合過濾前數據的相對位置確定每一個過濾后的數據應寫入數組的具體存儲單元，進而可能造成輸出的數據同時寫入數組的同一個存儲單元中而出現數據因被覆蓋而丟失或發生錯誤等情況，降低了數據的安全性和可用性。

由此可見，提供一種基于FPGA的數據過濾方法以提高在FPGA下進行數據過濾時，數據的安全性和可用性，是本領域技術人員亟待解決的問題。

發明內容

本發明的目的是提供一種基于FPGA的數據過濾方法及裝置，提高了數據的安全性和可用性。

為解決上述技術問題，本發明提供一種基于FPGA的數據過濾方法，包括：

接收規定數量的原始數據，根據各原始數據之間的相對位置關系進行編號，并通過過濾算法對原始數據進行過濾處理，得到過濾數據；

依據過濾數據對應的編號確定過濾數據之間的相對位置關系；

創建輸出數組，并按照過濾數據之間的相對位置關系將過濾數據寫入輸出數組。

優選的，在依據過濾數據對應的編號確定過濾數據之間的相對位置關系后，該方法進一步包括：

記錄過濾數據的數量；

則對應的，輸出數組中的存儲單元的數量與過濾數據的數量相同。

優選的，在依據過濾數據對應的編號確定過濾數據之間的相對位置關系之前，該方法進一步包括：

創建二維數組；

則對應的，通過二維數組的第一維度記錄過濾數據之間的相對位置關系，通過二維數組的第二維度記錄過濾數據的數量。

優選的，接收規定數量的原始數據具體為：

接收由DDR緩存傳入的規定數量的原始數據。

優選的，原始數據具體為浮點數類型的原始數據。

優選的，規定數量具體為8個。

此外，本發明還提供一種基于FPGA的數據過濾裝置，包括：