[發(fā)明專利]一種基于FPGA的數(shù)據(jù)過濾方法及裝置

有效

• 申請?zhí)枺?/td>: 201710551317.8
• 申請日: 2017-07-07
• 公開（公告）號: CN107330106B
• 公開（公告）日: 2020-11-20
• 發(fā)明（設(shè)計）人: 丁良奎
• 申請（專利權(quán)）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F16/335
• 分類號: G06F16/335;G06F9/52
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 羅滿

1.一種基于FPGA的數(shù)據(jù)過濾方法，其特征在于，包括：

接收規(guī)定數(shù)量的原始數(shù)據(jù)，根據(jù)各所述原始數(shù)據(jù)之間的相對位置關(guān)系進行編號，并通過過濾算法對所述原始數(shù)據(jù)進行過濾處理，得到過濾數(shù)據(jù)；

依據(jù)所述過濾數(shù)據(jù)對應(yīng)的所述編號確定所述過濾數(shù)據(jù)之間的相對位置關(guān)系；

創(chuàng)建輸出數(shù)組，并按照所述過濾數(shù)據(jù)之間的相對位置關(guān)系將所述過濾數(shù)據(jù)寫入所述輸出數(shù)組；

在所述依據(jù)所述過濾數(shù)據(jù)對應(yīng)的所述編號確定所述過濾數(shù)據(jù)之間的相對位置關(guān)系后，該方法進一步包括：

記錄所述過濾數(shù)據(jù)的數(shù)量；

則對應(yīng)的，所述輸出數(shù)組中的存儲單元的數(shù)量與所述過濾數(shù)據(jù)的數(shù)量相同；

在所述依據(jù)所述過濾數(shù)據(jù)對應(yīng)的所述編號確定所述過濾數(shù)據(jù)之間的相對位置關(guān)系之前，該方法進一步包括：

創(chuàng)建二維數(shù)組；

則對應(yīng)的，通過所述二維數(shù)組的第一維度記錄所述過濾數(shù)據(jù)之間的相對位置關(guān)系，通過所述二維數(shù)組的第二維度記錄所述過濾數(shù)據(jù)的數(shù)量。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述接收規(guī)定數(shù)量的原始數(shù)據(jù)具體為：

接收由DDR緩存?zhèn)魅氲囊?guī)定數(shù)量的原始數(shù)據(jù)。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述原始數(shù)據(jù)具體為浮點數(shù)類型的原始數(shù)據(jù)。

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述規(guī)定數(shù)量具體為8個。

5.一種基于FPGA的數(shù)據(jù)過濾裝置，其特征在于，包括：

過濾模塊，用于接收規(guī)定數(shù)量的原始數(shù)據(jù)，根據(jù)各所述原始數(shù)據(jù)之間的相對位置關(guān)系進行編號，并通過過濾算法對所述原始數(shù)據(jù)進行過濾處理，得到過濾數(shù)據(jù)；

相對位置記錄模塊，用于依據(jù)所述過濾數(shù)據(jù)對應(yīng)的所述編號確定所述過濾數(shù)據(jù)之間的相對位置關(guān)系；

輸出模塊，用于創(chuàng)建輸出數(shù)組，并按照所述過濾數(shù)據(jù)之間的相對位置關(guān)系將所述過濾數(shù)據(jù)寫入所述輸出數(shù)組；

該裝置進一步包括：

數(shù)量記錄模塊，用于記錄所述過濾數(shù)據(jù)的數(shù)量；

則對應(yīng)的，所述輸出數(shù)組中的存儲單元的數(shù)量與所述過濾數(shù)據(jù)的數(shù)量相同；

該裝置進一步包括：

二維數(shù)組創(chuàng)建模塊，用于創(chuàng)建二維數(shù)組；

則對應(yīng)的，通過所述二維數(shù)組的第一維度記錄所述過濾數(shù)據(jù)之間的相對位置關(guān)系，通過所述二維數(shù)組的第二維度記錄所述過濾數(shù)據(jù)的數(shù)量。

6.根據(jù)權(quán)利要求5所述的裝置，其特征在于，所述原始數(shù)據(jù)具體為浮點數(shù)類型的原始數(shù)據(jù)。