[發明專利]具有可變鰭片間距的垂直傳輸FINFET裝置

有效

• 申請號: 201710550344.3
• 申請日: 2017-07-07
• 公開（公告）號: CN107591400B
• 公開（公告）日: 2020-08-18
• 發明（設計）人: 布蘭特·安德森;愛德華·J·諾瓦克
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種垂直傳輸FinFET裝置，包括：

半導體襯底；

多個第一鰭片，在該半導體襯底上以第一間距(d1)布置；

多個第二鰭片，在該半導體襯底上以第二間距(d2)布置，其中，該第一間距與該第二間距之比(d1/d2)大于1；

源區，在該多個第二鰭片的相應第一端與該多個第二鰭片共同電性接觸；以及

漏區，在該多個第二鰭片的相應第二端與該多個第二鰭片共同電性接觸，該多個第二鰭片分別還包括位于該源區及該漏區之間的溝道區。

2.如權利要求1所述的垂直傳輸FinFET裝置，其中，該第一間距與該第二間距之比(d1/d2)在從1.5至3的范圍內變化。

3.如權利要求1所述的垂直傳輸FinFET裝置，其中，該第一間距與該第二間距之比(d1/d2)為2。

4.如權利要求1所述的垂直傳輸FinFET裝置，其中，該第一間距(d1)在從40至100納米的范圍內變化且該第二間距(d2)在從15至30納米的范圍內變化。

5.如權利要求1所述的垂直傳輸FinFET裝置，還包括：

柵極介電層，位于該溝道區的側壁上；以及

共享柵極導體層，設于該柵極介電層上方并通過該柵極介電層與該溝道區電性隔離。

6.如權利要求1所述的垂直傳輸FinFET裝置，其中，該多個第二鰭片包括至少5個鰭片。

7.如權利要求1所述的垂直傳輸FinFET裝置，還包括多個源區，分別在該多個第一鰭片的相應第一端與該多個第一鰭片電性接觸。

8.如權利要求1所述的垂直傳輸FinFET裝置，還包括：

柵極介電層，鄰近相應源區位于各該多個第一鰭片的側壁上；以及

柵極導體層，設于該柵極介電層上方并通過該柵極介電層與該鰭片電性隔離。

9.一種垂直傳輸FinFET，包括：

半導體襯底；

多個鰭片，以在從15至30納米的范圍內變化的間距布置于該半導體襯底上；

源區，在該多個鰭片的相應第一端與該多個鰭片共同電性接觸；以及

漏區，在該多個鰭片的相應第二端與該多個鰭片共同電性接觸。

10.如權利要求9所述的垂直傳輸FinFET，其中，該多個鰭片分別還包括：

溝道區，位于該源區及該漏區之間；

柵極介電層，位于該溝道區的側壁上；以及

共享柵極導體層，設于該柵極介電層上方并通過該柵極介電層與該溝道區電性隔離。

11.如權利要求9所述的垂直傳輸FinFET，其中，該多個鰭片包括至少5個鰭片。

12.一種形成垂直傳輸半導體裝置的方法，包括：

在半導體襯底上形成多個第一鰭片及第二鰭片；

形成在多個該第二鰭片的相應第一端與該多個該第二鰭片電性接觸的合并源區；以及

形成在多個該第二鰭片的相應第二端與該多個該第二鰭片電性接觸的合并漏區，該多個該第二鰭片分別還包括位于該合并源區及該合并漏區之間的溝道區，

其中，該多個第一鰭片以第一間距(d1)布置且該多個第二鰭片以第二間距(d2)布置，其中d1d2。

13.如權利要求12所述的方法，其中，該第一間距與該第二間距之比(d1/d2)在從1.5至3的范圍內變化。

14.如權利要求12所述的方法，其中，該第一間距(d1)為40至100納米且該第二間距(d2)在從15至30納米的范圍內變化。